方案

• 

  FPGA verilog

  74LS194芯片設計VHDL代碼及Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  10小時前
  188
• 

  FPGA verilog

  連續(xù)減算法的8位除法器設計Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  11小時前
  98
• 

  FPGA Quartus

  4-10譯碼器設計VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  12小時前
  174
• 

  FPGA Quartus

  競賽項目裁判器設計VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  13小時前
  82
• 

  FPGA 數(shù)碼管

  多功能數(shù)字鐘設計VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  15小時前
  190
• 

  FPGA verilog

  RS232接口數(shù)據發(fā)送UART串口協(xié)議Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  15小時前
  217
• 

  FPGA verilog

  交通燈控制器帶左轉燈Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  16小時前
  101
• 

  FPGA verilog

  十字路口交通燈控制器帶左轉燈Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  16小時前
  151
• 

  FPGA verilog

  4位乘法器和模式可控移位寄存器設計Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  17小時前
  107
• 

  FPGA Quartus

  QPSK調制和解調VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  17小時前
  164
• 

  FPGA Quartus

  多路智力搶答器VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 15:22
  482
• 

  FPGA verilog

  密碼鎖設計Verilog代碼Quartus 睿智FPGA開發(fā)板
  FPGA代碼設計學習資料

  06/26 14:59
  302
• 

  FPGA 處理器

  MIPS多周期處理器Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 13:08
  254
• 

  FPGA verilog

  5位2進制密碼鎖Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 11:45
  169
• 

  FPGA Quartus

  m序列發(fā)生器VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 10:19
  176
• 

  FPGA Quartus

  74LS194電路設計VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 10:09
  179
• 

  FPGA verilog

  多模爆閃燈流水燈8種模式Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 08:20
  138
• 

  FPGA Quartus

  簡易單元門禁系統(tǒng)4x4矩陣鍵盤VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/26 08:05
  159
• 

  FPGA 數(shù)碼管

  汽車里程表計程儀及蜂鳴器音樂報警Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  06/25 14:27
  407
• 

  FPGA 數(shù)碼管

  電子計時時鐘帶設計報告VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/25 14:07
  209
• 

  FPGA 數(shù)碼管

  2個4位計數(shù)器串聯(lián)為8位計數(shù)器VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/25 10:23
  175
• 

  FPGA verilog

  12小時數(shù)字鐘Verilog代碼Quartus開發(fā)板
  FPGA代碼設計學習資料

  06/25 10:11
  208
• 

  FPGA verilog

  串行進位和并行進位加法器Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/25 08:18
  223
• 

  FPGA verilog

  循環(huán)流水燈設計Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/25 08:05
  187
• 

  FPGA verilog

  調用VIVADO FFT IP核進行FFT計算Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/24 15:27
  508
• 

  FPGA verilog

  UART分線器設計Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/24 15:03
  192
• 

  FPGA verilog

  序列檢測器設計Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/24 13:27
  219
• 

  FPGA verilog

  UART串口控制的6路搶答器設計Verilog代碼Vivado basys3開發(fā)板
  FPGA代碼設計學習資料

  06/24 13:14
  274
• 

  FPGA verilog

  在點陣上顯示自己的名字Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/24 10:18
  131
• 

  FPGA 數(shù)碼管

  在7段數(shù)碼管上顯示自己的最后三位學號數(shù)字Verilog代碼Vivado仿真
  FPGA代碼設計學習資料

  06/24 10:04
  244

正在努力加載...