• 方案介紹
  • 附件下載
  • 相關推薦
申請入駐 產(chǎn)業(yè)圖譜

競賽項目裁判器設計VHDL代碼Quartus仿真

17小時前
103
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

2-240111093Q1146.doc

共1個文件

名稱:競賽項目裁判器設計VHDL代碼Quartus仿真

軟件:Quartus

語言:VHDL

代碼功能:

一競賽項目裁判團由一名主裁判和三名副裁判組成,其裁判規(guī)則如下:

1.主裁判不通過,三名副裁判均通過視為通過;

2.主裁判不通過,三名副裁判有一人以上不通過視為不通過;

3.主裁判通過,三名副裁判均不通過為不通過;

4.主裁判通過,三名副裁判中有一人以上通過視為通過。

要求:

1、設主裁判為A,其余副裁判分別為B、C、D;

2、寫出真值表,并化簡;

3、在軟件中原理圖界面繪出邏輯圖;

4、用VHDL語言寫出程序代碼(手寫和電腦完成均可)。

FPGA代碼Verilog/VHDL代碼資源下載:www.hdlcode.com

演示視頻:

設計文檔:

一競賽項目裁判團由一名主裁判和三名副裁判組成,其裁判規(guī)則如下:

1. 主裁判不通過,三名副裁判均通過視為通過;

2. 主裁判不通過,三名副裁判有一人以上不通過視為不通過;

3. 主裁判通過,三名副裁判均不通過為不通過;

4.?主裁判通過,三名副裁判中有一人以上通過視為通過;

真值表

A(主裁判)

B(副裁判)

C(副裁判)

D(副裁判)

Y(輸出)

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

1

0

1

0

0

1

1

0

0

0

1

1

1

1

1

0

0

0

0

1

0

0

1

1

1

0

1

0

1

1

0

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

1

1

1

1

1

邏輯圖

代碼

部分代碼展示:

LIBRARY?ieee;
???USE?ieee.std_logic_1164.all;
ENTITY?referee?IS
???PORT?(
??????A??:?IN?STD_LOGIC;--輸入,主裁判,高電平表示通過,低電平表示不通過
??????B??:?IN?STD_LOGIC;--輸入,副裁判,高電平表示通過,低電平表示不通過
??????C??:?IN?STD_LOGIC;--輸入,副裁判,高電平表示通過,低電平表示不通過
??????D??:?IN?STD_LOGIC;--輸入,副裁判,高電平表示通過,低電平表示不通過
??????Y??:?OUT?STD_LOGIC--輸出,通過結果,高電平表示通過,低電平表示不通過
???);
END?referee;

點擊鏈接獲取代碼文件:http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=532

  • 2-240111093Q1146.doc
    下載

相關推薦