方案

• 

  FPGA verilog

  74LS194芯片設(shè)計(jì)VHDL代碼及Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  6小時(shí)前
  104
• 

  FPGA verilog

  連續(xù)減算法的8位除法器設(shè)計(jì)Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  7小時(shí)前
  98
• 

  FPGA Quartus

  4-10譯碼器設(shè)計(jì)VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  8小時(shí)前
  174
• 

  FPGA Quartus

  競(jìng)賽項(xiàng)目裁判器設(shè)計(jì)VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  9小時(shí)前
  82
• 

  FPGA 數(shù)碼管

  多功能數(shù)字鐘設(shè)計(jì)VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  11小時(shí)前
  190
• 

  FPGA verilog

  RS232接口數(shù)據(jù)發(fā)送UART串口協(xié)議Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  11小時(shí)前
  217
• 

  FPGA verilog

  交通燈控制器帶左轉(zhuǎn)燈Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  12小時(shí)前
  80
• 

  FPGA verilog

  十字路口交通燈控制器帶左轉(zhuǎn)燈Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  12小時(shí)前
  130
• 

  FPGA verilog

  4位乘法器和模式可控移位寄存器設(shè)計(jì)Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  13小時(shí)前
  107
• 

  FPGA Quartus

  QPSK調(diào)制和解調(diào)VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  14小時(shí)前
  143
• 

  FPGA Quartus

  多路智力搶答器VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 15:22
  420
• 

  FPGA verilog

  密碼鎖設(shè)計(jì)Verilog代碼Quartus 睿智FPGA開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 14:59
  302
• 

  FPGA 處理器

  MIPS多周期處理器Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 13:08
  254
• 

  FPGA verilog

  5位2進(jìn)制密碼鎖Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 11:45
  169
• 

  FPGA Quartus

  m序列發(fā)生器VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 10:19
  176
• 

  FPGA Quartus

  74LS194電路設(shè)計(jì)VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 10:09
  179
• 

  FPGA verilog

  多模爆閃燈流水燈8種模式Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 08:20
  138
• 

  FPGA Quartus

  簡(jiǎn)易單元門(mén)禁系統(tǒng)4x4矩陣鍵盤(pán)VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/26 08:05
  138
• 

  FPGA 數(shù)碼管

  汽車(chē)?yán)锍瘫碛?jì)程儀及蜂鳴器音樂(lè)報(bào)警Verilog代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/25 14:27
  407
• 

  FPGA 數(shù)碼管

  電子計(jì)時(shí)時(shí)鐘帶設(shè)計(jì)報(bào)告VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/25 14:07
  209
• 

  FPGA 數(shù)碼管

  2個(gè)4位計(jì)數(shù)器串聯(lián)為8位計(jì)數(shù)器VHDL代碼Quartus仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/25 10:23
  175
• 

  FPGA verilog

  12小時(shí)數(shù)字鐘Verilog代碼Quartus開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/25 10:11
  209
• 

  FPGA verilog

  串行進(jìn)位和并行進(jìn)位加法器Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/25 08:18
  223
• 

  FPGA verilog

  循環(huán)流水燈設(shè)計(jì)Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/25 08:05
  187
• 

  FPGA verilog

  調(diào)用VIVADO FFT IP核進(jìn)行FFT計(jì)算Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/24 15:27
  488
• 

  FPGA verilog

  UART分線器設(shè)計(jì)Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/24 15:03
  192
• 

  FPGA verilog

  序列檢測(cè)器設(shè)計(jì)Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/24 13:27
  219
• 

  FPGA verilog

  UART串口控制的6路搶答器設(shè)計(jì)Verilog代碼Vivado basys3開(kāi)發(fā)板
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/24 13:14
  274
• 

  FPGA verilog

  在點(diǎn)陣上顯示自己的名字Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/24 10:18
  131
• 

  FPGA 數(shù)碼管

  在7段數(shù)碼管上顯示自己的最后三位學(xué)號(hào)數(shù)字Verilog代碼Vivado仿真
  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  06/24 10:04
  244

正在努力加載...