數(shù)字時鐘

• 

  FPGA 數(shù)碼管

  多功能數(shù)字鐘Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  3小時前
  96
• 

  FPGA 數(shù)碼管

  多功能數(shù)字鐘設計VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/27 10:57
  210
• 

  FPGA verilog

  12小時數(shù)字鐘Verilog代碼Quartus開發(fā)板
  FPGA代碼設計學習資料

  06/25 10:11
  208
• 

  FPGA 數(shù)碼管

  12小時數(shù)字鐘設計VHDL代碼Quartus仿真
  FPGA代碼設計學習資料

  06/23 10:57
  229
• 

  FPGA 數(shù)碼管

  數(shù)字電子鐘Verilog代碼vivado ego1開發(fā)板
  FPGA代碼設計學習資料

  06/17 10:42
  330
• 

  FPGA verilog

  多功能數(shù)字鐘Verilog代碼vivado basys3開發(fā)板
  FPGA代碼設計學習資料

  06/16 08:28
  306
• 

  FPGA 數(shù)碼管

  電子數(shù)字鐘設計Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  06/12 15:09
  538
• 

  FPGA 數(shù)碼管

  數(shù)字電子時鐘設計Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  06/11 15:33
  720
• 

  FPGA 數(shù)碼管

  Quartus數(shù)字鐘設計Verilog代碼小腳丫開發(fā)板
  FPGA代碼設計學習資料

  06/11 13:31
  491
• 

  FPGA 數(shù)碼管

  Quartus數(shù)字時鐘的設計Verilog代碼
  FPGA代碼設計學習資料

  06/11 08:21
  439
• 

  FPGA verilog

  Quartus數(shù)字電子鐘的設計Verilog代碼
  FPGA代碼設計學習資料

  06/10 15:05
  2116
• 

  FPGA verilog

  多功能數(shù)字鐘設計verilog代碼AX301開發(fā)板Quartus
  FPGA代碼設計學習資料

  05/30 10:46
  1139
• 

  環(huán)境監(jiān)測 溫濕度監(jiān)測

  床車環(huán)境顯示器（床車多功能終端）-實現(xiàn)環(huán)境參數(shù)顯示與異常提醒、時間顯示、鬧鈴等功能
  DigiKey得捷

  05/28 16:50
  492
• 

  FPGA 數(shù)碼管

  數(shù)字時鐘設計VIVADO軟件Basys3開發(fā)板verilog語言電子表
  FPGA代碼設計學習資料

  05/28 08:47
  969
• 

  FPGA 數(shù)碼管

  萬年歷數(shù)字鐘設計ISE軟件年月日時分秒顯示verilog代碼
  FPGA代碼設計學習資料

  05/26 08:17
  775
• 

  FPGA 數(shù)碼管

  數(shù)字鐘verilog鬧鐘DE2-115開發(fā)板電子表時鐘電子鐘原理圖
  FPGA代碼設計學習資料

  05/23 08:09
  1042
• 

  FPGA 數(shù)碼管

  DE2-115開發(fā)板的數(shù)字鐘verilog電子鐘電子表時鐘
  FPGA代碼設計學習資料

  05/22 16:06
  767
• 

  FPGA 數(shù)碼管

  數(shù)字鐘控制系統(tǒng)電路VHDL電子鐘秒表鬧鐘DE1-SOC開發(fā)板
  FPGA代碼設計學習資料

  05/22 11:53
  642
• 

  FPGA 數(shù)碼管

  秒表數(shù)字鐘verilog電子鐘跑表DE1開發(fā)板數(shù)字時鐘仿真
  FPGA代碼設計學習資料

  05/22 10:51
  1088
• 

  FPGA Quartus

  數(shù)字鐘設計VHDL代碼Quartus實驗箱
  FPGA代碼設計學習資料

  05/16 13:08
  436
• 

  FPGA 電子時鐘方案

  可調時間帶鬧鐘功能的數(shù)字鐘電子鐘電子表
  FPGA代碼設計學習資料

  05/14 08:08
  624
• 

  FPGA 數(shù)碼管

  模塊化設計數(shù)字時鐘Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  05/13 13:28
  1725
• 

  FPGA 數(shù)碼管

  基于FPGA的多功能數(shù)字鐘設計Verilog代碼ISE開發(fā)板
  FPGA代碼設計學習資料

  05/13 10:58
  1007
• 

  FPGA 數(shù)碼管

  數(shù)字鐘VHDL電子時鐘DE1-SOC開發(fā)板數(shù)字時鐘報時
  FPGA代碼設計學習資料

  05/12 09:24
  1364
• 

  FPGA 數(shù)碼管

  FPGA的數(shù)字鐘校時鬧鐘報時VHDL代碼
  FPGA代碼設計學習資料

  05/09 16:28
  1220

正在努力加載...