RISC-V軟核設(shè)計(jì)以及在IoT安全應(yīng)用不得不說(shuō)的事

課程簡(jiǎn)介：

有人預(yù)言，RISC-V或?qū)⑹抢^Intel 和Arm 之后的第三大主流處理器體系。RISC-V并不是比Intel和Arm好，原來(lái)的商業(yè)模式，Intel和Arm把產(chǎn)品做好了，無(wú)法改變。但市場(chǎng)上應(yīng)用場(chǎng)景在變，在很多應(yīng)用場(chǎng)景，例如AI、物聯(lián)網(wǎng)和區(qū)塊鏈等有很多創(chuàng)新東西，對(duì)架構(gòu)有新的要求，老是用一套做是不行的，RISC-V允許核本身是不動(dòng)的，基本ISA 由community(社區(qū))統(tǒng)一管理，允許加不同的東西進(jìn)來(lái)，這樣可以把很多事情做好。本場(chǎng)直播我們將來(lái)聽(tīng)聽(tīng)講師為我們講訴RISC-V在物聯(lián)網(wǎng)安全這一應(yīng)用領(lǐng)域的表現(xiàn)。

講師：

顧長(zhǎng)怡，本碩畢業(yè)于上海交通大學(xué)，后獲得美國(guó)南加州大學(xué)集成電路設(shè)計(jì)專業(yè)碩士學(xué)位，在美國(guó)多家高科技公司從事嵌入式系統(tǒng)和 FPGA 的開(kāi)發(fā)工作，在軟硬件開(kāi)發(fā)和數(shù)字信號(hào)處理方面積累了豐富的經(jīng)驗(yàn)，擅長(zhǎng)FPGA、CPU?軟核與嵌入式系統(tǒng)設(shè)計(jì)，是美國(guó) PulseRain Technology 公司的創(chuàng)始人。

2018 年，在由 RISC-V 基金會(huì)官方舉辦的全球首屆 RISC-V Soft CPU?設(shè)計(jì)大賽中，由顧長(zhǎng)怡先生主持設(shè)計(jì)的PulseRain Reindeer?處理器內(nèi)核脫穎而出，榮獲季軍。2019 年，在以物聯(lián)網(wǎng)安全為主題的第二屆競(jìng)賽中，他主持設(shè)計(jì)的 PulseRain Rattlesnake 處理器成功挫敗了所有的黑客模擬攻擊，綜合成績(jī)獲第一名。

顧長(zhǎng)怡先生著有《基于FPGA與RISC-V的嵌入式系統(tǒng)設(shè)計(jì)》與英文著作《Building Embedded System - Programmable Hardware》兩本技術(shù)書(shū)籍。

直播內(nèi)容：

針對(duì)嵌入式系統(tǒng)從業(yè)人員，本次技術(shù)講座包含以下內(nèi)容：

1）RISC-V基本概念

2）RISC-V CPU?軟核設(shè)計(jì)代碼Walk-Through

3）物聯(lián)網(wǎng)攻擊的幾種常見(jiàn)情形

4）RISC-V軟核的安全防范措施

直播福利：

現(xiàn)場(chǎng)直播抽獎(jiǎng)送出講師編寫(xiě)的著作《基于FPGA與RISC-V的嵌入式系統(tǒng)設(shè)計(jì)》