2ASK調(diào)制解調(diào)VHDL代碼

2ASK調(diào)制VHDL

名稱：2ASK調(diào)制解調(diào)VHDL（代碼在文末付費下載）

軟件：Quartus

語言：VHDL

要求：實現(xiàn)2ASK調(diào)制并進行解調(diào)

演示視頻：

設(shè)計文檔(文檔點擊可下載)：

頂層代碼：

LIBRARY ieee;

USE ieee.std_logic_1164.all;

USE ieee.std_logic_unsigned.all;

--2ASK調(diào)制解調(diào)

ENTITY TWO_ASK IS

PORT (

sys_clock? ? : IN STD_LOGIC;--輸入時鐘

reset_p? ? : IN STD_LOGIC;--復(fù)位,高電平復(fù)位

tiaozhi_data? : IN STD_LOGIC;--輸入調(diào)制信號

jietiao_data? ? ?: OUT STD_LOGIC--輸出解調(diào)信號

);

END TWO_ASK;

ARCHITECTURE behave OF TWO_ASK IS

--2ASK調(diào)制模塊

COMPONENT tiaozhi IS

PORT (

sys_clock? ? : IN STD_LOGIC;--系統(tǒng)時鐘

reset_p? ? : IN STD_LOGIC;--復(fù)位,高電平復(fù)位

tiaozhi_data? : IN STD_LOGIC;--輸入調(diào)制信號

ASK_data? ? ?: OUT STD_LOGIC--輸出ASK信號

);

END COMPONENT;

--2ASK解調(diào)模塊

COMPONENT jietiao IS

PORT (

sys_clock? ? ?: IN STD_LOGIC;--輸入時鐘

reset_p? ? ?: IN STD_LOGIC;--復(fù)位,高電平復(fù)位

ASK_data? ? ? : IN STD_LOGIC;--輸入ASK信號

jietiao_data? : OUT STD_LOGIC--輸出解調(diào)信號

);

END COMPONENT;

SIGNAL ASK_data? ? : STD_LOGIC := '0';--ASK信號

BEGIN

--例化調(diào)制模塊

i_tiaozhi : tiaozhi

PORT MAP (

sys_clock? ?=> sys_clock,

reset_p? ?=> reset_p,--高電平復(fù)位

tiaozhi_data? => tiaozhi_data,--輸入調(diào)制信號

ASK_data? ?=> ASK_data--輸出ASK信號

);

--例化解調(diào)模塊

i_jietiao : jietiao

PORT MAP (

sys_clock? ?=> sys_clock,

reset_p? ?=> reset_p,--高電平復(fù)位

jietiao_data? => jietiao_data,--輸出解調(diào)信號

ASK_data? ?=> ASK_data--輸入ASK信號

);

END behave;

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=137