芯耀
113
公眾號(hào) | 高速先生，作者 | 黃剛
不可能吧？電容不還是那個(gè)電容嗎？為什么接到1V的直流電壓時(shí)和接到3.3V的直流電壓效果會(huì)不一樣？相信大多數(shù)粉絲都不知道這個(gè)point吧。的確，如果大家沒(méi)聽(tīng)過(guò)DC-Bias這個(gè)名詞的話(huà)，估計(jì)是很難知道……
電容在電源網(wǎng)絡(luò)中的應(yīng)用主要就是充當(dāng)去耦電容了，我們知道從電源芯片到用電芯片的漫長(zhǎng)的電源鏈路中，會(huì)存在著大大小小不一樣的電容。原理就不用我們?cè)僭僭僖淮沃貜?fù)說(shuō)明了吧？額，算了，再說(shuō)一次吧，去耦電容的作用就是降低電源地之間的阻抗，這樣的話(huà)當(dāng)用電端電流波動(dòng)的時(shí)候，在用電芯片處產(chǎn)生的噪聲就會(huì)減小。
今天我們就不過(guò)分的討論怎么仿真電源的PDN阻抗這事了。關(guān)注點(diǎn)放在電容到底在不同的直流電源中會(huì)不會(huì)有差異。什么意思呢？就是同一個(gè)電容接不同的直流電源去使用的時(shí)候有沒(méi)有區(qū)別！DC-Bias翻譯成中文，那就是直流偏置。
那到底要怎么知道電容的直流偏置特性對(duì)它的影響呢？其實(shí)也沒(méi)那么難了，只是很多人沒(méi)有去做，那就是去翻翻它的datasheet不就有了嘛。例如某個(gè)常用的0402封裝，1uF的電容。
再往下翻，就能看到它的DC-BIAS特性，如下：
哇！原來(lái)直流電壓對(duì)電容容值的影響竟然如此的大！每增加1V的直流電壓，容值差不多要減小10%！??！
看起來(lái)是挺嚇人的哈，不知道實(shí)際上對(duì)PDN阻抗的影響有多大呢？這個(gè)點(diǎn)感覺(jué)會(huì)有更多粉絲想知道吧。那我們通過(guò)一些渠道拿到了這個(gè)電容直流偏置電源0V、1V、2V到3V這4種case的S參數(shù)模型，就是下面的4個(gè)模型了。
那我們分別來(lái)看看這幾種case下電容的PDN阻抗曲線的差異，就是下圖展示的一樣了。
感覺(jué)還好吧，基本上不就重合了嘛，沒(méi)啥差異?。空娴膯?？那是因?yàn)闄M坐標(biāo)和縱坐標(biāo)都用了對(duì)數(shù)的形式來(lái)展示。我們分別放大兩個(gè)頻段的細(xì)節(jié)給大家看看，就知道了。
第一個(gè)是低頻時(shí)候的放大細(xì)節(jié)，如下。可以看到在低頻時(shí)，由于偏置電壓越高，容值越小，導(dǎo)致PDN阻抗變大，而且變大的幅度還是很多的！
然后我們?cè)賮?lái)看看在諧振頻點(diǎn)附近的差異，直流偏置3V和0V來(lái)比，去耦諧振頻點(diǎn)差不多變化了2MHz，這其實(shí)是一個(gè)不算小的變化了。因?yàn)橄癜寮?jí)電容的PDN阻抗優(yōu)化，我們一般也就關(guān)注到20MHz而已！
我們這篇文章簡(jiǎn)單的介紹了DC-Bias的原理并用了一個(gè)電容來(lái)驗(yàn)證了直流偏置對(duì)電容PDN阻抗的影響。當(dāng)然目的就是讓大家了解到電容放在你手上和焊在電路板中不同電壓的電源網(wǎng)絡(luò)中是不一樣的哈，接入不同的直流電壓后，容值會(huì)發(fā)生變化，從而影響到PDN阻抗在低頻和諧振頻率的效果。那給我們?cè)O(shè)計(jì)或者仿真的啟發(fā)就是：如果對(duì)電源的PDN阻抗要求不是很高的情況下，不考慮偏置特性倒不一定出問(wèn)題；反過(guò)來(lái)，如果本身的PDN要求就很?chē)?yán)格，那么你就要嚴(yán)謹(jǐn)?shù)娜タ紤]它到底放到了1V還是2V的電源網(wǎng)絡(luò)中的情況了，因?yàn)閺尿?yàn)證結(jié)果上來(lái)看，不同電壓的PDN阻抗差異還是不能忽略的！
Q、本期提問(wèn)：大家再?gòu)?fù)習(xí)下在PCB電源設(shè)計(jì)中哪些因素會(huì)影響用電芯片的PDN阻抗或者說(shuō)是噪聲呢？
聲明：未經(jīng)高速先生授權(quán)許可，任何機(jī)構(gòu)、媒體、個(gè)人不得轉(zhuǎn)載、修改、摘編或以其他方式復(fù)制、傳播高速先生平臺(tái)的原創(chuàng)作品。
