加入星計劃,您可以享受以下權(quán)益:
Vivado設(shè)計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴展多達1 億個等效ASIC 門的設(shè)計。
Vivado設(shè)計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴展多達1 億個等效ASIC 門的設(shè)計。收起
查看更多FPGA verilog
串行進位和并行進位加法器Verilog代碼Vivado仿真FPGA verilog
循環(huán)流水燈設(shè)計Verilog代碼Vivado仿真FPGA verilog
調(diào)用VIVADO FFT IP核進行FFT計算Verilog代碼Vivado仿真FPGA verilog
UART分線器設(shè)計Verilog代碼Vivado仿真FPGA verilog
序列檢測器設(shè)計Verilog代碼Vivado仿真FPGA verilog
UART串口控制的6路搶答器設(shè)計Verilog代碼Vivado basys3開發(fā)板FPGA verilog
在點陣上顯示自己的名字Verilog代碼Vivado仿真FPGA 數(shù)碼管
在7段數(shù)碼管上顯示自己的最后三位學(xué)號數(shù)字Verilog代碼Vivado仿真FPGA 控制器
電器控制電路的設(shè)計和實現(xiàn)Verilog代碼Vivado basys3開發(fā)板FPGA 控制器
洗衣機控制器VHDL代碼vivado仿真FPGA verilog
UART通訊模塊設(shè)計Verilog代碼vivado仿真FPGA verilog
序列檢測器Verilog代碼vivado ego1開發(fā)板FPGA 處理器
處理器的存儲器設(shè)計Verilog代碼vivado仿真FPGA verilog
LFSR偽隨機序列發(fā)生器Verilog代碼vivado仿真FPGA verilog
時分?jǐn)?shù)據(jù)交換系統(tǒng)Verilog代碼vivado仿真FPGA verilog
DDS波形發(fā)生器Verilog代碼vivado仿真FPGA vivado
超市自動售貨機VHDL代碼vivado ego1開發(fā)板FPGA verilog
誤碼率測試儀Verilog代碼vivado仿真FPGA verilog
調(diào)用DDS IP核輸出正弦波Verilog代碼vivado仿真FPGA CPU
處理器CPU設(shè)計Verilog代碼vivado仿真FPGA verilog
BCD碼計數(shù)器Verilog代碼vivado仿真FPGA 數(shù)碼管
自動售貨機Verilog代碼vivado ego1開發(fā)板FPGA verilog
序列發(fā)生器Verilog代碼vivado ARTIX-7開發(fā)板FPGA 數(shù)碼管
洗衣機控制器設(shè)計Verilog代碼vivado Nexys4開發(fā)板FPGA 數(shù)碼管
出租車自動計費器設(shè)計Verilog代碼vivado Nexys4開發(fā)板FPGA 數(shù)碼管
60進制遞減計數(shù)器Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
60秒倒計時器Verilog代碼vivado ego1開發(fā)板FPGA verilog
任意整數(shù)分頻器設(shè)計Verilog代碼vivado ego1開發(fā)板FPGA 數(shù)碼管
數(shù)字電子鐘Verilog代碼vivado ego1開發(fā)板FPGA verilog
3-8譯碼器設(shè)計Verilog代碼vivado ego1開發(fā)板