加入星計(jì)劃,您可以享受以下權(quán)益:
開源,(Open Source)全稱為開放源代碼。開源就是要用戶利用源代碼在其基礎(chǔ)上修改和學(xué)習(xí)的,但開源系統(tǒng)同樣也有版權(quán),同樣也受到法律保護(hù)。
開源,(Open Source)全稱為開放源代碼。開源就是要用戶利用源代碼在其基礎(chǔ)上修改和學(xué)習(xí)的,但開源系統(tǒng)同樣也有版權(quán),同樣也受到法律保護(hù)。收起
查看更多HDMI接口 視頻技術(shù)
集睿致遠(yuǎn)ASL CS5466芯片:Type-C轉(zhuǎn)HDMI 2.1的國產(chǎn)8k方案51單片機(jī) altium designer
AD 各元件3D 封裝庫充電保護(hù) 鋰電池保護(hù)
基于國產(chǎn)IC CM104-ET+CM1010-A,4串2并(14Ah)16.8V帶均衡鋰電保護(hù)板FPGA verilog
洗衣機(jī)控制器洗衣機(jī)verilog代碼代碼庫
【代碼庫】FRDM-RW612 板載溫度傳感器通過藍(lán)牙低功耗傳輸數(shù)據(jù)碳化硅 開關(guān)電源
RDR-1039Q:使用平面變壓器的18W電源,采用1700V碳化硅開關(guān),適用于800V BEV系統(tǒng)FPGA verilog
SPI flash(M25P16芯片)實(shí)驗(yàn)設(shè)計(jì)Verilog代碼Quartus AX301開發(fā)板FPGA 數(shù)碼管
洗衣機(jī)控制器DE2開發(fā)板洗衣機(jī)Verilog代碼開關(guān)電源 電源管理
DI-201:基于LinkSwitch-CV(LNK625PG)的6W高效率電源適配器FPGA verilog
ds1302數(shù)碼管顯示RTC時(shí)間設(shè)計(jì)Verilog代碼Quartus AX301開發(fā)板FPGA verilog
PLL實(shí)驗(yàn)設(shè)計(jì)Verilog代碼Quartus AX301開發(fā)板USB接口 USB Type-C接口
基于CH9445F超高速模擬開關(guān)芯片的計(jì)算機(jī)Type-C口實(shí)現(xiàn) Alt Mode 方案stm32 mqtt
【嵌入式外設(shè)】 使用4G模塊進(jìn)行MQTT通信(Air780E)FPGA verilog
EEPROM測(cè)試試驗(yàn)設(shè)計(jì)Verilog代碼VIVADO ARTIX-7開發(fā)板FPGA CPU
32位MIPS CPU處理器Quartus軟件verilog語言51單片機(jī) proteus仿真
基于51單片機(jī)的搶答器【簡易6路,無倒計(jì)時(shí),8數(shù)碼管,矩陣按鍵】(仿真)51單片機(jī) proteus仿真
基于51單片機(jī)的電壓表【1路,ADC0832,LCD1602,上下限】(仿真)FPGA CPU
RISC五級(jí)流水線CPU設(shè)計(jì)verilog仿真FPGA verilog
VIVADO軟件DDS信號(hào)發(fā)生器Verilog語言的任意波形發(fā)生器畢業(yè)設(shè)計(jì) 語音控制
基于STC89C52單片機(jī)設(shè)計(jì)的智能窗簾控制系統(tǒng)stm32 proteus仿真
基于stm32單片機(jī)設(shè)計(jì)的家用自來水水質(zhì)監(jiān)測(cè)裝置FPGA 波形發(fā)生器
3路SPWM波形正弦波脈寬調(diào)制VHDL代碼仿真FPGA 波形發(fā)生器
SPWM波發(fā)生器VHDL語言正弦波脈寬調(diào)制quartus仿真開關(guān)電源 電源管理
SL8313降壓恒流芯片 耐壓100V 支持PWM和模擬調(diào)光 LED燈照明芯片PD快充 Type-C充電
Type-C PD快充+HUB+網(wǎng)卡方案簡介FPGA 波形發(fā)生器
SPWM發(fā)生器VHDL正弦波脈寬調(diào)制頻率相位可調(diào)仿真FPGA verilog
正弦波脈寬調(diào)制SPWM波形發(fā)生器verilog語言basys3開發(fā)板物聯(lián)網(wǎng) stm32
【物聯(lián)網(wǎng)畢設(shè)】智能倉儲(chǔ)-V2(STM32+APP+MQTT)物聯(lián)網(wǎng) stm32
【物聯(lián)網(wǎng)畢設(shè)】智能空氣處理(STM32+APP+WiFi+藍(lán)牙)FPGA CPU
簡單8位CPU設(shè)計(jì)verilog微處理器