芯耀
292
名稱：EEPROM測(cè)試試驗(yàn)設(shè)計(jì)Verilog代碼VIVADO? ARTIX-7開發(fā)板
軟件：VIVADO
語(yǔ)言：Verilog
代碼功能：
EEPROM測(cè)試試驗(yàn)。
EEPROM掉電緩存數(shù)據(jù)，并觀察數(shù)據(jù)讀寫。
FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com
本代碼已在ARTIX-7開發(fā)板驗(yàn)證，ARTIX-7開發(fā)板如下，其他開發(fā)板可以修改管腳適配：
設(shè)計(jì)文檔：
1 實(shí)驗(yàn)簡(jiǎn)介
本實(shí)驗(yàn)通過(guò)使用開源軟件opencores上的I2C master控制器去控制I2C接口的EEPROM讀寫，練習(xí)如何有效的使用開源代碼提升開發(fā)效率。
2 實(shí)驗(yàn)原理
硬件電路
在開發(fā)板上，F(xiàn)PGA芯片通過(guò)I2C總線連接EEPROM24LC04,I2C的兩根總線各上拉一個(gè)4.7K的電阻到3.3V，所以當(dāng)總線上沒(méi)有輸出時(shí)會(huì)被拉高，24LC04的寫保護(hù)沒(méi)有使能，不然FPGA會(huì)無(wú)法寫入數(shù)據(jù)。因?yàn)樵陔娐飞螦0~A2都為低，所以24LC04的設(shè)備地址為0xA0。
開發(fā)板部分電路
I2C的總線協(xié)議和時(shí)序
I2C標(biāo)準(zhǔn)速率為100kbit/s，快速模式400kbit/s，支持多機(jī)通訊，支持多主控模塊，但同一時(shí)刻只允許有一個(gè)主控。由數(shù)據(jù)線SDA和時(shí)鐘SCL構(gòu)成串行總線；每個(gè)電路和模塊都有唯一的地址。
在這里以AT24C04為例說(shuō)明I2C讀寫的基本操作和時(shí)序，I2C設(shè)備的操作可分為寫單個(gè)存儲(chǔ)字節(jié)，寫多個(gè)存儲(chǔ)字節(jié)，讀單個(gè)存儲(chǔ)字節(jié)和讀多個(gè)存儲(chǔ)字節(jié)。存儲(chǔ)方式如下圖所示：
下面對(duì)I2C總線通信過(guò)程中出現(xiàn)的幾種信號(hào)狀態(tài)和時(shí)序進(jìn)行分析。
①?總線空閑裝填
I2C總線的SDA和SCL兩條信號(hào)線同時(shí)處于高電平時(shí)，規(guī)定為總線的空閑狀態(tài)。此時(shí)各個(gè)器件的輸出級(jí)場(chǎng)效應(yīng)管均處在截止?fàn)顟B(tài)，即釋放總線，由兩條信號(hào)線各自的上拉電阻把電平拉高。
②啟動(dòng)信號(hào)(Start)
在時(shí)鐘線SCL保持高電平期間，數(shù)據(jù)線SDA上的電平被拉低（即負(fù)跳變），定義為I2C總線的啟動(dòng)信號(hào)，它標(biāo)志著一次數(shù)據(jù)傳輸的開始。啟動(dòng)信號(hào)是由主控器主動(dòng)建立的，在建立該信號(hào)之前I2C總線必須處于空閑狀態(tài)，如下圖所示。
③停止信號(hào)(Stop)
在時(shí)鐘線SCL保持高電平期間，數(shù)據(jù)線SDA被釋放，使得SDA返回高電平（即正跳變），稱為I2C總線的停止信號(hào)，它標(biāo)志著一次數(shù)據(jù)傳輸?shù)慕K止。停止信號(hào)也是由主控器主動(dòng)建立的，建立該信號(hào)之后，I2C總線將返回空閑狀態(tài)。
④數(shù)據(jù)位傳送
在I2C總線上傳送的每一位數(shù)據(jù)都有一個(gè)時(shí)鐘脈沖相對(duì)應(yīng)（或同步控制），即在SCL串行時(shí)鐘的配合下，在SDA上逐位地串行傳送每一位數(shù)據(jù)。進(jìn)行數(shù)據(jù)傳送時(shí)，在SCL呈現(xiàn)高電平期間，SDA上的電平必須保持穩(wěn)定，低電平為數(shù)據(jù)0，高電平為數(shù)據(jù)1。只有在SCL為低電平期間，才允許SDA上的電平改變狀態(tài)。
⑤應(yīng)答信號(hào)（ACK和NACK）
I2C總線上的所有數(shù)據(jù)都是以8位字節(jié)傳送的，發(fā)送器每發(fā)送一個(gè)字節(jié)，就在時(shí)鐘脈沖9期間釋放數(shù)據(jù)線，由接收器反饋一個(gè)應(yīng)答信號(hào)。應(yīng)答信號(hào)為低電平時(shí)，規(guī)定為有效應(yīng)答位（ACK簡(jiǎn)稱應(yīng)答位），表示接收器已經(jīng)成功地收了該字節(jié)；
應(yīng)答信號(hào)為高電平時(shí)，規(guī)定為非應(yīng)答位（NACK），一般表示接收器接收該字節(jié)沒(méi)有成功。對(duì)于反饋有效應(yīng)答位ACK的要求是，接收器在第9個(gè)時(shí)鐘脈沖之前的低電平期間將SDA線拉低，并且確保在該時(shí)鐘的高電平期間為穩(wěn)定的低電平。
如果接收器是主控器，則在它收最后一個(gè)字節(jié)后，發(fā)送一個(gè)NACK信號(hào)，以通知被控發(fā)送器結(jié)束數(shù)據(jù)發(fā)送，并釋放SDA線，以便主控接收器發(fā)送一個(gè)停止信號(hào)。
3 程序設(shè)計(jì)
我們根據(jù)EEPROM手冊(cè)，需要按照I2C讀寫的要求，完成設(shè)備地址、寄存器地址、數(shù)據(jù)等讀寫。
i2c_master_top模塊是對(duì)i2c_master_byte_ctrl模塊的再次封裝，完成一個(gè)寄存器的讀寫，由于不同的設(shè)備寄存器可能是8bit，也可能是16bit，這里i2c_addr_2byte信號(hào)來(lái)控制寄存器地址是8位還是16位。
i2c_master_top模塊狀態(tài)機(jī)，如果是寫寄存器操作，先寫一個(gè)字節(jié)設(shè)備地址（寫操作），再寫1個(gè)字節(jié)或2個(gè)字節(jié)的寄存器地址，再寫一個(gè)字節(jié)的數(shù)據(jù)；如果是讀操作，先寫一個(gè)字節(jié)的設(shè)備地址（寫操作），再寫1個(gè)字節(jié)或2字節(jié)的寄存器地址，完成地址的寫入，再次寫設(shè)備地址（讀操作），然后讀取一個(gè)字節(jié)的數(shù)據(jù)。不管怎么說(shuō)，程序設(shè)計(jì)都是要滿足芯片時(shí)序要求的，所以在閱讀程序之前最好先把芯片的數(shù)據(jù)手冊(cè)仔細(xì)閱讀一遍。
i2c_master_top狀態(tài)機(jī)
i2c_eeprom_test模塊完成EEPROM的讀寫，EEPROM設(shè)備地址是A0，程序中將地址00的數(shù)據(jù)讀出，然后通過(guò)LED顯示，在KEY2按下時(shí)，數(shù)字加一并再次寫入EEPROM并顯示出來(lái)。在I2C控制器中，代碼的大部分功能在備注中也有很多批注。
4 實(shí)驗(yàn)現(xiàn)象
下載實(shí)驗(yàn)程序后，可以看到LED顯示一個(gè)二進(jìn)制數(shù)字，這個(gè)數(shù)字是存儲(chǔ)在EEPROM中00地址的數(shù)據(jù)，數(shù)據(jù)是隨機(jī)的，這個(gè)時(shí)候按鍵SW1按下，數(shù)字加一，并寫入了EEPROM，再次下載程序，可以看到led燈直接顯示掉電之前的數(shù)值。
部分代碼展示:
//?Copyright?1986-2017?Xilinx,?Inc.?All?Rights?Reserved. //?-------------------------------------------------------------------------------- //?Tool?Version:?Vivado?v.2017.4?(win64)?Build?2086221?Fri?Dec?15?20:55:39?MST?2017 //?Date????????:?Thu?Apr?18?10:37:27?2019 //?Host????????:?LAPTOP-NMQVIF8I?running?64-bit?major?release??(build?9200) //?Command?????:?write_verilog?-force?-mode?synth_stub //???????????????D:/xilinx_work/at7_prj/at7_prj_08/at7_prj/eeprom_test.srcs/sources_1/ip/ila_0/ila_0_stub.v //?Design??????:?ila_0 //?Purpose?????:?Stub?declaration?of?top-level?module?interface //?Device??????:?xc7a50tcsg324-1 //
