芯耀
2
我在“英特爾的明日之星”中寫過：
物聯(lián)網(wǎng)隨著車聯(lián)網(wǎng)、智能家居和各種聯(lián)網(wǎng)設(shè)備的應(yīng)用快速發(fā)展。然而，在圍繞這些器件的生態(tài)系統(tǒng)建立起來之前，設(shè)備制造商不得不考慮功效問題。好消息是，在低功耗 FPGA 的幫助下，這些設(shè)備可以實(shí)現(xiàn)節(jié)能。
一般人們會(huì)因?yàn)橐粋€(gè)公司的策略及規(guī)劃買其股票。英特爾的“明日之星”是 Altera FPGA 產(chǎn)品線，本文將會(huì)解釋，投資 FPGA 如何在數(shù)據(jù)中心和物聯(lián)網(wǎng)中獲取高回報(bào)。讓我們來分析一下 Altera 或者賽靈思的 FPGA，產(chǎn)品價(jià)格超過 1000 美金，高性能而且廣泛應(yīng)用于網(wǎng)絡(luò)，對于物聯(lián)網(wǎng)應(yīng)用來說卻不是好的選擇，前提是你認(rèn)同“必須處理功耗問題”。
首先，我認(rèn)為 FPGA 是一項(xiàng)偉大的技術(shù)，F(xiàn)PGA 在這個(gè)依賴網(wǎng)絡(luò)系統(tǒng)數(shù)據(jù)而快速變化的世界里起到不可估量的作用，它提供了巨大的靈活性。這種靈活性是有成本的，我們不談?wù)?IC ASP（在 FPGA 中實(shí)現(xiàn)相同的功能要乘以 10 甚至 20），而是功耗。我從網(wǎng)上查了一下 FPGA 的構(gòu)架：基于 FPGA 的 SRAM 密度最高，但是功耗很大，而且需要外部非易失性存儲(chǔ)器配置位流。
這個(gè)架構(gòu)定義適用于 Altera 和賽靈思，我們能肯定這個(gè)所謂的“高功耗”可以從 Altera 的白皮書中找到，標(biāo)題是：“利用 HyperFlex 架構(gòu)于 Stratix 10 器件，可以最大程度降低功耗?！?/p>
從 Stratix V 到 Stratix 10 器件意味著工藝從 28nm 過渡到 14nm FinFET 節(jié)點(diǎn)。我們一般不希望集成轉(zhuǎn)換器（基于并行轉(zhuǎn)換器的高速接口）到物聯(lián)網(wǎng)，因此讓我們看一下核動(dòng)態(tài)功耗，從 28nm 切換到 14nm FinFET 的靜態(tài)功耗降低了 42%。實(shí)際上，靜態(tài)功耗有兩部分。一部分是泄露功率，大部分 FinFET 技術(shù)都會(huì)有；另一部分是 FPGA 技術(shù)固有的。這是來自 SRAM 的功率耗散（記住，F(xiàn)PGa 是基于 SRAM 架構(gòu)），因?yàn)槭庆o態(tài)，你需要不算刷新 SRAM 保持 FPGA 編程。筆者自豪于 10 到 12 瓦特的靜態(tài)功耗，但是想象一下你把 FPGA 應(yīng)用于物聯(lián)網(wǎng)應(yīng)用。典型的物聯(lián)網(wǎng)需要保持不間斷聯(lián)網(wǎng)，邏輯會(huì)時(shí)不時(shí)喚醒，你不得不保持 SRAM 喚醒 ... 這將產(chǎn)生巨大的靜態(tài)功耗。
由此可見，我不認(rèn)為 Stratix 10 產(chǎn)品線適合物聯(lián)網(wǎng)應(yīng)用，因?yàn)橐獫M足物聯(lián)網(wǎng)需求靜態(tài)功耗太高。
文章結(jié)束前說點(diǎn)積極的。英特爾開發(fā)的一些有趣的產(chǎn)品，如多芯片封裝，集成了 Broadwell 和 Arria 10GX FPGA 在相同的封裝中。這款產(chǎn)品將會(huì)用于數(shù)據(jù)中心，F(xiàn)PGA 的靈活性將會(huì)降低功耗。芯片間通信產(chǎn)生的功耗將受惠于兩片芯片間無封裝。我可以說，這不是一項(xiàng)革命，但是在降低功耗方面向著正確的方向發(fā)展。
坦率地講，如果嵌入式 FPGA 技術(shù)研發(fā)有效，如果 eFPGA 可用于數(shù)據(jù)中心，可能會(huì)是一場革命，而不是將一個(gè) SoC 放在 FPGA 中，或者在 FPGA 的實(shí)例中，將多個(gè) FPGA 集成到 SoC 中將會(huì)帶來靈活性和低功耗。我們將會(huì)需要等待，看看 eFPGA 是否會(huì)被采納 ...
關(guān)于漏極功耗：
國際半導(dǎo)體技術(shù)發(fā)展路線圖在 2009 年的報(bào)告中，描述漏極功耗的生存危機(jī)情況:
當(dāng)功耗變成一個(gè)迫切的挑戰(zhàn)，其泄露或靜態(tài)功耗組件將長期成為一個(gè)主要的行業(yè)危機(jī)，正在威脅 CMOS 技術(shù)的生存，就像幾十年前雙極技術(shù)受到的威脅及最終處置。
小編點(diǎn)評：將 FPGA 和 CPU 封裝到一起確實(shí)達(dá)到了異構(gòu)處理的目的，不過也只是減少了芯片間通信的功耗，英特爾認(rèn)為是一個(gè)革命性變革我覺得有些牽強(qiáng)，而且功耗的問題沒有從根本上解決。FPGA 加速確實(shí)可以幫助數(shù)據(jù)中心實(shí)現(xiàn)能源節(jié)約，但是功耗依然是橫在用戶面前的一個(gè)難題。小編覺得 eFPGA 未必能徹底解決，或許需要新材料、新技術(shù)才能實(shí)現(xiàn)大步跨越。
與非網(wǎng)編譯，謝絕轉(zhuǎn)載！
