什么是晶邊刻蝕（Bevel Etch）工藝？

在介紹Bevel Etch工藝前，先簡單介紹薄膜工藝：化學氣相沉積（Chemical vapor deposition，CVD）是通過氣體混合的化學反 應在硅片表面沉積一層固體膜的工藝。硅片表面及其鄰近的區(qū)域被加熱起來向反 應系統(tǒng)提供附加能量。當化合物在反應腔中混合并進行反應時，就會發(fā)生化學氣相沉積過程。原子或分子會沉積在硅片表面成膜。

成膜過程中，反應氣體可以通過晶圓邊緣與設備硬件的縫隙一直進入到晶圓的背面。成膜完成后，除了晶圓正面，在側邊和背面也生長了一層薄膜。由于反應氣體濃度從正面到側邊，然后到背面逐步降低，相對應的膜厚也是逐漸變薄。 側邊和晶背的這部分薄膜均勻性差，膜厚在晶圓生產過程中逐步累積，并且在傳送過程中不斷與設備硬件接觸或碰撞，往往成為潛在的缺陷來源。

晶邊剝落缺陷帶來的后果：

在薄膜生長工藝中的缺陷檢測發(fā)現有特殊位置分布的剝落缺陷。缺陷集中分布在晶圓邊緣，缺陷尺寸大于1um。逐站定點觀測，該缺陷在CMP后會造成銅連線斷接，導致器件失效。

而且研究發(fā)現缺陷數量隨著金屬層次的增加逐漸變差：

半導體bevel工藝是一種針對半導體晶片邊緣的加工技術，主要用于消除晶片邊緣的缺陷和表面粗糙度，從而提高晶片的加工質量和良品率。在半導體制造過程中，晶片邊緣的缺陷和表面粗糙度會直接影響到后續(xù)工藝的加工效果和器件性能，因此，半導體bevel工藝在半導體制造中具有非常重要的作用。

刻蝕方法介紹：

濕法刻蝕：使用化學溶液（如HF酸去除氧化層、H3PO4刻蝕氮化硅）局部噴淋邊緣，反應時間短、成本低，但需嚴格控溫及廢液處理。

干法刻蝕：采用等離子體（如CF4/O2氣體）定向轟擊邊緣，各向異性高、污染少，但設備復雜、成本較高。通過選擇搭配多種刻蝕氣體，實現對PR（光刻膠），OX（氧化物），SiN（氮化硅），Carbon（碳），Metal（金屬）等多類膜層材料的晶邊刻蝕工藝全覆蓋。不需要刻蝕的區(qū)域有N2進行保護，防止刻蝕氣體鉆進去。

集成電路產業(yè)技術節(jié)點的不斷演進，對芯片制造的良率提升帶來日益嚴苛的挑戰(zhàn)。工藝步驟的大幅增長，由晶邊沉積的副產物及殘留物驟增導致的缺陷風險成為產品良率的嚴重威脅，因此，越來越多邏輯及存儲芯片等領域制造商開始重點關注12英寸晶圓的邊緣1mm區(qū)域，從晶圓的邊緣位置著手提高芯片良率。晶邊刻蝕機作為業(yè)界提升良率的有力保障，其重要性日益凸顯。

激光刻蝕（新興技術）：高能激光直接燒蝕邊緣材料，精度高、無化學污染，但尚未大規(guī)模應用。

本文圖片引用于：55納米銅互連缺陷問題的解決方法研究。

展望：

未來，隨著半導體技術的不斷發(fā)展，對半導體器件的性能要求將越來越高，這將對半導體bevel工藝提出更高的要求。為了滿足不斷發(fā)展的半導體器件性能要求，未來的半導體bevel工藝需要不斷進行技術升級和創(chuàng)新，進一步提高加工精度、降低加工成本、提升良品率等方面。

The END歡迎大家交流，每日堅持分享芯片制造干貨，您的關注+點贊+在看?是我持續(xù)創(chuàng)作高質量文章的動力，謝謝！