基于CrossLink-NX FPGA的核心板電路設計

基于CrossLink-NX?FPGA的核心板電路設計

1. 引言

Field Programmable Gate?Array（簡稱，FPGA）于1985年由XILINX創(chuàng)始人之一Ross Freeman發(fā)明，第一顆FPGA芯片XC2064為XILINX所發(fā)明，FPGA一經發(fā)明，后續(xù)的發(fā)展速度之快，超出大多數人的想象，近些年的FPGA，始終引領先進的工藝。在通信等領域FPGA有著廣泛的應用，通信領域需要高速的通信協議處理方式，另一方面通信協議隨時都在修改，不適合做成專門的芯片，所以能夠靈活改變的功能的FPGA就成了首選。 并行和可編程是FPGA最大的優(yōu)勢。

2. 核心板設計

今天分享的核心板采用LATTICE公司CrossLink-NX系列的LIFCL-17-7MG121C作為主控制器，特別適合MIPI總線的開發(fā)。核心板采用88個槽形孔與母板連接，其中GPIO信號54個，D-PHY信號20個，電源和地14個。這款核心板能夠方便用戶對核心板的二次開發(fā)利用。核心板結構尺寸為66(mm)×?54(mm)。整個開發(fā)系統(tǒng)的結構如圖1所示，核心板布局布線圖如圖2所示。

圖1?核心板結構圖

圖2核心板布局布線圖

2.1主要電路設計

2.1.1 FPGA芯片選擇

核心板使用的是LATTICE公司CrossLink-NX系列的FPGA芯片，芯片型號LIFCL-17-7MG121C。速度等級為7，溫度等級為工業(yè)級。此型號為BGA封裝，121個引腳，引腳間距為0.5mm。LIFCL-17-7MG121C?FPGA的BANK分布如圖3所示，FPGA參數如表1所示。

圖3 LIFCL-17-7MG121C?FPGA?BANK分布

表1?FPGA參數表：

2.1.2 FPGA BANK接口電平選擇

核心板上對外的BANK分別為BANK3/4/5，這些BANK的IO均支持1.8V/1.2V兩種電平可調。如果需要更換電平，只需要更換對應位置磁珠即可實現調整，核心板BANK電平調節(jié)磁珠位置，如下表所示。

表2?BANK電平調節(jié)磁珠位號

2.1.3 QSPI Flash

核心板配有一片128Mbit大小的Quad-SPI Flash芯片，型號為MX25L12835FM2I，它使用3.3V CMOS電壓標準。由于QSPI FLASH的非易失特性，在使用中，它可以存儲FPGA的配置Bin文件以及其它的用戶數據文件。

2.1.4 時鐘電路

MP5659核心板為了準確適配25MHz的系統(tǒng)晶振。晶振輸出連接到FPGA BANK1 的全局時鐘，這個全局時鐘用來驅動FPGA 內的用戶邏輯電路。該時鐘源的原理圖如圖4所示。

圖4?時鐘電路

2.1.5 JTAG調試口

MP5659核心板板載了一個8PIN的單排貼片JTAG下載調試口，方便用戶單獨調試FPGA。核心板的JTAG接口連接示意如圖5所示。

圖5?JTAG調試接口電路圖

2.1.5 Flash配置接口

MP5659核心板板載了一個2*7 PIN的雙排貼片Flash下載口，方便用戶將邏輯燒寫到Flash里。核心板的Flash配置接口連接示意如圖6所示。

圖6?Flash配置接口電路圖

2.1.5 核心板電源

核心板集成電源管理，+12V電源輸入通過TI 電源芯片TPS563202 產生+1.0V、+1.2V、+1.8V、+3.3V電壓，為VCC、VCCIO、晶振、FLASH等供電。+1.8V電壓經過ETA5050V0S2F轉換為LDO_1.0 V直流，為VCCDPHY、VCCPLLDPHY提供1.0V的電壓。+3.3V 電壓經過ETA5050V0S2F轉換為LDO_1.8V直流，為VCCADPHY、VCCAUX提供1.8V的電壓。核心板供電架構如圖7所示。

圖7 電源拓撲結構圖

3. 總結

通過以上描述，我們能夠清晰看到這個核心板所含有的接口和功能。這款核心板的槽形孔擴展出了54個IO，其中BANK3、BANK4、BANK5的全部IO的電平可以通過更換核心板上的磁珠來修改，滿足用戶對+1.2V、+1.8V電平接口的需求；另外核心板也擴展出了8對D-PHY接口。而且IO連接部分，同一個BANK管腳到連接器接口之間走線做了等長和差分處理，對于二次開發(fā)來說，非常適合。查看詳情