UVM

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

通用驗證方法學（Universal Verification Methodology, UVM）是一個以SystemVerilog類庫為主體的驗證平臺開發(fā)框架，驗證工程師可以利用其可重用組件構建具有標準化層次結構和接口的功能驗證環(huán)境。

通用驗證方法學（Universal Verification Methodology, UVM）是一個以SystemVerilog類庫為主體的驗證平臺開發(fā)框架，驗證工程師可以利用其可重用組件構建具有標準化層次結構和接口的功能驗證環(huán)境。收起

查看更多
  • 慎用UVM中的uvm_report_enabled()函數(shù)
    在隨機驗證環(huán)境中，如果出現(xiàn)回歸錯誤，那么這個錯誤是否可以復現(xiàn)是非常關鍵的。在回歸時，我們通常利用UVM的+UVM_VERBOSITY參數(shù)來設置驗證環(huán)境的全局打印等級為UVM_NONE，這樣減少打印log，進而加快仿真速度。另一方面，回歸通常也默認不dump波形，減少內(nèi)存占用和加快仿真速度。但是如果出現(xiàn)驗證用例掛掉了，我們通常需要借助于仿真log和波形來定位問題，因此+UVM_VERBOSITY參數(shù)會設置更高打印等級，來打印更多的信息。
    185
    06/23 10:46
    UVM
    慎用UVM中的uvm_report_enabled()函數(shù)

正在努力加載...