芯耀
2195
LPC541xx 采用非對稱雙核機制，將 Cortex-M4F 和 Cortex-M0+ 集成在同一芯片中。有關這些內(nèi)核的詳細規(guī)格，請參閱 ARM 的以下文檔：
Cortex -M4 處理器技術參考手冊
Cortex-M4 設備通用用戶指南
Cortex-M0+ 技術參考手冊
Cortex-M0+ 設備通用用戶指南
特征
LPC541xx 雙處理器內(nèi)核特性包括：
?ARMCortex-M4 處理器
o 浮點單元 （FPU） 和內(nèi)存保護單元 （MPU）
o ARM Cortex-M4 內(nèi)置嵌套向量中斷控制器 （NVIC）
o 不可屏蔽中斷 （NMI），可選擇多個源
o 串行線調(diào)試 （SWD），具有 8 個斷點和 4 個觀察點;包括串行線輸出，用于增強調(diào)試功能。
o 系統(tǒng)節(jié)拍計時器
?ARMCortex-M0+ CPU
o ARM Cortex-M0+ 處理器，運行頻率高達 100 MHz（使用與 Cortex-M4 相同的時鐘）。
o ARM Cortex-M0+ 內(nèi)置嵌套向量中斷控制器 （NVIC）
o 具有多種源的不可屏蔽中斷 （NMI）
o 串行線調(diào)試 （SWD），具有四個斷點和兩個觀察點。
o 系統(tǒng)節(jié)拍計時器
兩個內(nèi)核運行在高達 100 MHz 的同一時鐘上，并且所有 AHB/APB 從器件（如內(nèi)存、定時器和其他外設）都可供它們平等訪問或控制。MCU 內(nèi)有多個 SRAM bank 可用，可以單獨上電和關電以節(jié)省功耗，并且兩個內(nèi)核可以同時訪問不同的 SRAM bank，而不會發(fā)生爭用。但是，只有一個 flash memory block，因此其中一個內(nèi)核需要在 SRAM 中運行其代碼。
Cortex-M4 包含三個外部 AHB 總線接口：
?用于指令獲取的 I 代碼內(nèi)存接口
?用于數(shù)據(jù)和調(diào)試訪問的 D 代碼存儲器接口
?用于指令獲取、數(shù)據(jù)和調(diào)試訪問的系統(tǒng)接口
