籃球競賽30秒計時器Verilog代碼Quartus 實(shí)驗箱

名稱：籃球競賽30秒計時器Verilog代碼Quartus? 實(shí)驗箱

軟件：Quartus

語言：Verilog

代碼功能：

籃球競賽30秒計時器

內(nèi)容及要求：

籃球計時器具有30秒計時功能,電路可能包含的模塊為:七段數(shù)碼管驅(qū)動器、分頻器電路、觸發(fā)器、數(shù)據(jù)選擇器等基本電路。

具體要求如下:

1.計時器為30秒遞減計時,其計時間隔為1秒。當(dāng)計時器遞減計時到零時,發(fā)出蜂鳴器報警聲。

2.電路具有三個外部控制按鍵:復(fù)位按鍵、啟動計時按鍵和停止計時按鍵,分別選用實(shí)驗箱按鍵模塊的S1、S2和S3,按下51,系統(tǒng)復(fù)位,所有寄存器全部清零;按下S2,秒表啟動計時;按下S3,秒表停止計時,并且數(shù)碼管顯示當(dāng)前計時時間,如果再次按下S2,秒表繼續(xù)計時,除非按下S1,系統(tǒng)才能復(fù)位,兩位七段數(shù)碼管顯示全部“00”? ?。

3.輸入外部時鐘選擇為1KHz.直到按下停止按鍵(按鍵開關(guān)K2),數(shù)碼管停止計秒。按下開始按鍵(按鍵開關(guān)K1),數(shù)碼管繼續(xù)進(jìn)行計秒。按下復(fù)位按鍵(按鍵開關(guān)K3)秒表從00重新開始計秒。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

本代碼已在實(shí)驗箱驗證，實(shí)驗箱如下，其他開發(fā)板可以修改管腳適配：

演示視頻：

設(shè)計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. 管腳分配

6. Testbench

7. 仿真圖

部分代碼展示:

module?timmer_30s(
input?clk,//1KHz,L20
input?reset,//復(fù)位按鍵
input?start,//啟動按鍵
input?stop,//停止按鍵
output?beep,//蜂鳴器
output?[2:0]?SEL,//數(shù)碼管位選
output?[7:0]?SEG//數(shù)碼管段選
);
wire?[7:0]?second;//秒計時
//控制模塊
time_ctrl?i_time_ctrl(
.?clk(clk),//1KHz,L20
.?reset(reset),//復(fù)位按鍵
.?start(start),//啟動按鍵
.?stop(stop),//停止按鍵
.?beep(beep),//蜂鳴器
.?second(second)//秒計時
);
//顯示模塊
display?i_display(
.?clk(clk),//1KHz,L20
.?second(second),//秒計時
.?SEL(SEL),//數(shù)碼管位選
.?SEG(SEG)//數(shù)碼管段選,高電平亮
);
endmodule

點(diǎn)擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=597