先進晶圓級封裝技術之五大要素（下）

在前文中，我們對晶圓級封裝技術進行了一個基礎性的介紹，并對其應用現(xiàn)狀以及技術優(yōu)勢進行了擴展，相信大家已經對先進晶圓級封裝技術有了一個初步的認知。

那么，本篇文章我們將帶領大家詳細解讀構成先進晶圓級封裝技術的五大要素——晶圓級凸塊（Wafer Bumping）技術、扇入型（Fan-In）晶圓級封裝技術、扇出型（Fan-Out）晶圓級封裝技術、2.5D 晶圓級封裝技術（包含IPD）以及最新的 3D 晶圓級封裝技術（包含IPD）。

晶圓凸塊（Wafer Bumping），顧名思義，即是在切割晶圓之前，于晶圓的預設位置上形成或安裝焊球（亦稱凸塊）。晶圓凸塊是實現(xiàn)芯片與 PCB 或基板（Substrate）互連的關鍵技術。凸塊的選材、構造、尺寸設計，受多種因素影響，如封裝大小、成本及電氣、機械、散熱等性能要求。

長電科技在晶圓凸點設計和工藝流程等方面具有豐富的經驗，業(yè)務涵蓋印刷型凸點（Printed Bump）技術、共晶電鍍型落球（Ball Drop with Eutectic Plating）技術、無鉛合金（Lead-Free Alloy）及銅支柱合金（Copper-Pillar Alloy）凸點技術等，并經量產驗證適用于 8 英寸（200mm）和 12 英寸（300mm）大小的標準硅晶圓。下圖所示為幾款典型的晶圓凸塊實例：

扇入型晶圓級封裝（Fan-In Wafer Level Package，F(xiàn)IWLP）技術，業(yè)內亦稱晶圓級芯片規(guī)模封裝（Wafer Level Chip Scale Package，WLCSP）技術，是當今各類晶圓級封裝技術中的主力。近兩年，扇入型晶圓級封裝產品的全球出貨量都保持在每年三百億顆以上，主要供給手機、智能穿戴等便攜型電子產品市場。

隨著便攜型電子產品的空間不斷縮小、工作頻率日益升高及功能需求的多樣化，芯片輸入/輸出（I/O）信號接口的數(shù)目大幅增加，凸塊及焊球間距（Bump Pitch & Ball Pitch）的精密程度要求漸趨嚴格，再分布層（RDL）技術的量產良率也因此越發(fā)受重視。在這種背景下，扇出型封裝（Fan-Out Wafer Level Package，F(xiàn)OWLP） 及扇入扇出混合型（Hybrid Fan-In/Fan-Out）等高端晶圓級封裝技術應運而生。下圖所示為FIWLP（左）、FOWLP（右）的典型結構：

這里我們拓展介紹一下，再分布層（Re-Distribution Layer，RDL）技術。在晶圓級封裝制程里面, 再分布層技術主要用于在裸芯（Bare Die）和焊球之間重新規(guī)劃（也可理解為優(yōu)化）信號布線、傳輸?shù)穆窂?，以達到將晶圓級封裝產品的信號互聯(lián)密度、整體靈活度最大化的目的。RDL 的技術核心，簡單來說就是在原本的晶圓上附加了一層或多層的橫向連接，用來傳輸信號。

下圖所示為典型的 Chip-First RDL 方案。請注意在這里有兩層電介質（Dielectric）材料，用來保護被其包裹的 RDL 層（可理解為應力緩沖）。另外，凸塊冶金（Under Bump Metallurgy，UBM）技術在這里也派上了用場，來幫助觸點（Contact Pad）支撐焊球、RDL 還有電介質。

（圖片來源：Springer）

隨著超高密度多芯片模組（Multiple Chip Module，MCM）乃至系統(tǒng)級封裝（SiP）產品在 5G、AI、高性能運算、汽車自動駕駛等領域的普及，2.5D 和 3D 晶圓級封裝技術備受設計人員青睞。下圖所示為 2.5D（左）和 3D（右）晶圓級封裝技術。

如上方圖左所示，對 2.5D 晶圓級封裝技術而言，兩顆芯片的信號互聯(lián)，可以通過再分布層（Re-Distribution Layer，RDL）或者硅介層（Silicon Interposer）技術來實現(xiàn)。

如上方圖右所示，對 3D 晶圓級封裝技術而言，邏輯、通訊類芯片如 CPU、GPU、ASIC、PHY 的信號互聯(lián)，也可通過再分布層（RDL）或硅介層（Silicon Interposer）技術來實現(xiàn)。但是，3D 堆疊起來的多個高帶寬存儲（High-Bandwidth Memory，HBM）芯片與其底部的邏輯類芯片的信號互聯(lián)，則由硅穿孔（Through Silicon Via，TSV）技術來實現(xiàn)。當然，以上幾種互聯(lián)（Interconnect）如何取舍，需按實際規(guī)格、成本目標做 case-by-case 分析。

JCET

不論著眼現(xiàn)在，還是放眼未來，隨著 5G、人工智能、物聯(lián)網等大技術趨勢奔涌而至，在高密度異構集成的技術競賽中，晶圓級封裝技術必將占有一席之地。

長電科技也將繼續(xù)推進先進晶圓級封裝技術發(fā)展，通過自身高集成度的先進晶圓級封裝技術與解決方案，滿足全球范圍內客戶的多方位需求，推動中國封測產業(yè)向著高質量、高端化的目標不斷前行。