芯耀
11
隨著技術(shù)和應(yīng)用的發(fā)展，電子產(chǎn)品要求 IC 的密度越來越高，精度越來越準，扇出晶圓級封裝 (FOWLP) 等先進封裝技術(shù)逐步興起，IC 設(shè)計和封裝設(shè)計領(lǐng)域的融合也愈發(fā)明顯。這就為現(xiàn)有的傳統(tǒng)設(shè)計方法帶來了非同尋常的挑戰(zhàn)，因此迫切需要更為高效的全新流程、方法和設(shè)計工具。從設(shè)計階段進入制造階段時，現(xiàn)有工具往往效率偏低，甚至完全無法使用。針對先進 IC 封裝設(shè)計，Siemens 業(yè)務(wù)部門 Mentor 推出了 Xpedition 高密度先進封裝(HDAP) 流程。
Mentor 亞太區(qū) PCB 業(yè)務(wù)發(fā)展總監(jiān) Julian Sun 介紹，“這個端到端解決方案結(jié)合了 MentorXpedition、HyperLynx 和 Calibre 技術(shù)，實現(xiàn)了快速的樣機制作和 GDS Signoff。相比已有的 HDAP 方法和技術(shù)，全新的 IC 封裝設(shè)計流程提供了更快速、更優(yōu)質(zhì)的結(jié)果。Xpedition HDAP 設(shè)計環(huán)境能夠在幾小時內(nèi)提供更早、更快速和準確的“假設(shè)分析”樣機評估，相當于現(xiàn)有工具和流程幾天或幾周的工作量，使客戶能夠在詳細實施之前探索和優(yōu)化 HDAP 設(shè)計。”
Xpediton 拆分為二，HDAP 流程快速實現(xiàn)設(shè)計捕獲和原型設(shè)計
在芯片封裝中，內(nèi)容的增加會促使面積和層數(shù)增加，面積和層數(shù)又決定著成本大小，幾乎所有廠商都在花大力氣控制成本。封裝中內(nèi)容的增加也使芯片面臨電能不夠，散熱增加的問題，以前的 2D，2.5D，3D 顯然無法滿足需求，如今廠商更多采用集成電路的方式。工程師在電路設(shè)計中需要注意很多問題，例如：由于信號上有尖端電流，IC 的引腳、邊角上不可放信號，同時工程師要知道哪些引腳接地，以及地引腳的數(shù)量。如果要求一個工程師把 2000 個引腳的原理圖通過人工的方式進行優(yōu)化，所花費的時間不可想象。如果把這些都放到 EDA 系統(tǒng)中讓程序自動連接，原來需要兩周才能優(yōu)化好的電路設(shè)計，現(xiàn)在十幾分鐘就可以完成，節(jié)約大量的時間。另外，有了 EDA 仿真工具的幫助，工程師可以做個各種嘗試，快速確認哪種設(shè)計最符合設(shè)計要求。
Mentor 推出的 Xpediton 產(chǎn)品原來主要幫助工程師進行 PCB 設(shè)計和 IC 封裝，后來的 Xpedition 多板系統(tǒng)擴展到系統(tǒng)設(shè)計、線束設(shè)計，每個環(huán)節(jié)都可以多人協(xié)同工作，無需拆分，避免多次合并，從而實現(xiàn)最大限度地提高團隊工作效率。Julian Sun 表示，“Xpediton 產(chǎn)品已經(jīng)具有高集成度，但是在整個設(shè)計過程中資料需要在不同平臺進行交互，因此 Mentor 將 Xpediton 的兩個功能拆分為 Xpedition Substrate Integrator 工具和 Xpedition PackageDesign 技術(shù)，前者可快速實現(xiàn)異構(gòu)基底封裝組件的樣機制作，后者可確保設(shè)計 Signoff 與驗證的數(shù)據(jù)同步。”
?
圖 1：XpeditionSubstrate Integrator 界面圖
如圖 1 所示，XpeditionSubstrate Integrator 是一個圖形化、快速的虛擬原型設(shè)計環(huán)境，能夠探索異構(gòu) IC 并將其與中介層、封裝和 PCB 集成。它采用基于規(guī)則的方法優(yōu)化連接性、性能和可制造性，提供了針對整個跨領(lǐng)域基底系統(tǒng)的快速且可預(yù)測的組件樣機制作。
?
圖 2：Xpedition Package Designer 工具界面
如圖 2 所示，Xpedition Package Designer 工具是一個完整的 HDAP 設(shè)計到掩模就緒的 GDS 輸出解決方案，能夠管理封裝物理實現(xiàn)。Xpedition Package Designer 工具使用內(nèi)置的 HyperLynx 設(shè)計規(guī)則檢查 (DRC) 在 Signoff 之前進行詳細的設(shè)計內(nèi)檢查，并且 HyperLynx FAST3D 封裝解析器提供了封裝模型的創(chuàng)建。直接與驗證工具 Calibre 集成，然后提供流程設(shè)計套件(PDK) Signoff。
代工廠和測封廠不斷靠近，HDAP 提前滿足兩者需求
目前芯片的生產(chǎn)制造和測封還處于分離狀態(tài)，兩者互不干涉，但是我們也看到代工廠和測封廠也在向更深的業(yè)務(wù)領(lǐng)域延伸。代工廠涉足測封領(lǐng)域會更好地釋放低端產(chǎn)能，測封廠涉足代工領(lǐng)域可以完善自身業(yè)務(wù)，提升行業(yè)競爭力。但就成本而言，代工廠做測封沒有價格優(yōu)勢，而測封廠做代工也沒有技術(shù)優(yōu)勢。從產(chǎn)能需求來看，目前高端產(chǎn)品制造需求旺盛，代工廠的產(chǎn)能尚且不能完全滿足，因此還沒必要考慮做測封；從設(shè)備端來看，測封廠商在不斷增加精密設(shè)備，技術(shù)能力沒達標之前也無法涉足高端產(chǎn)品制造。
?
圖 3：代工廠和測封廠的業(yè)務(wù)在不斷靠近
不管是代工廠和封測廠，都是芯片制造的必經(jīng)流程，EDA 軟件在兩者中已經(jīng)被廣泛應(yīng)用。如果電子設(shè)備小型化一直繼續(xù)，代工廠和測封廠之爭就可能發(fā)生競爭?，F(xiàn)有的設(shè)計流程面對新制程的時候是痛苦的，他們希望有新的工具來協(xié)助他們把技術(shù)做起來，從而帶動這個產(chǎn)業(yè)。設(shè)計工具的優(yōu)勢就在于在制程能力上沒有問題，可以協(xié)助代工廠和測封廠解決這些問題。
?
圖 4：HDAP 的設(shè)計流程
Xpedition HDAP 流程與兩個 Mentor HyperLynx 技術(shù)集成，實現(xiàn) 3D 信號完整性 (SI)/ 電源完整性 (PI)，以及流程內(nèi)設(shè)計規(guī)則檢查 (DRC)。封裝設(shè)計師可使用 HyperLynx FAST3D 場解析器進行提取和分析，進行 SI/PI 3D 模型仿真。HyperLynx DRC 工具可輕松識別和解決基底級別的 DRC 錯誤，通常能夠在最終流片和 Signoff 驗證之前發(fā)現(xiàn) 80%-90%的問題。
與 Xpedition Package Designer 工具集成之后，Calibre 3DSTACK 技術(shù)可提供 2.5D/3D 封裝物理驗證。IC 封裝設(shè)計師可以在任何工藝節(jié)點對整個多芯片系統(tǒng)進行設(shè)計規(guī)則檢查(DRC) 和布局與原理圖 (LVS) 檢查，而無需破壞現(xiàn)有工具流程或要求新的數(shù)據(jù)格式，從而極大地減少了流片時間。
建立 OSAT 聯(lián)盟計劃，推動 HDAP 技術(shù)發(fā)展
為了使無晶圓廠客戶能夠更輕松地采納新興的 HDAP 技術(shù)，Mentor 還推出了外包裝配和測試 (OSAT) 聯(lián)盟計劃，該計劃包含了針對驗證與 Signoff 流程的經(jīng)驗證的設(shè)計流程、工具套件和最佳實踐建議，旨在創(chuàng)建能夠?qū)崿F(xiàn)最優(yōu)質(zhì)結(jié)果的 HDAP 項目。Mentor 將為 Mentor OSAT 聯(lián)盟成員提供軟件、培訓、流程的最佳實踐方案，以及合作營銷雙方產(chǎn)品的機會。 目前，Amkor Technology 公司已經(jīng)成為首個 OSAT 聯(lián)盟成員。
眾多公司正在尋找經(jīng)驗證的集中式 FOWLP 解決方案，能夠結(jié)合晶圓代工廠和 OSAT 設(shè)計和制造 Signoff 支持。Xpedition HDAP 流程為客戶提供了統(tǒng)一的設(shè)計和驗證環(huán)境，用于晶圓代工廠的 Signoff 就緒設(shè)計。
與非網(wǎng)原創(chuàng)報道，未經(jīng)允許，不得轉(zhuǎn)載！
更多相關(guān)內(nèi)容，請參照：與非網(wǎng) Mentor 專區(qū)。
?
