深入分析：究竟要多少內核才完美？（一）

?

新的芯片架構和封裝選擇，包括扇出和 2.5D 封裝正在改變多核設計的需求和應用，以及用來解決更多棘手的問題。

之前提到過，內核數量的增加并不一定會提高性能，且往往會因為加入了錯誤尺寸或種類的內核而導致功耗的浪費。半導體行業(yè)的確發(fā)生了一系列的重大改變，單從橫向來看，行業(yè)關注的焦點已經從體系架構轉向微體系架構。高帶寬內存和混合內存的出現大大的降低了商業(yè)發(fā)展中的性能瓶頸，但依然存在一些揮之不去的問題，例如設計工具是否成熟以及這些設計是否能迅速的降低成本。

以上變革將對于內核的采用和設計產生重要的影響，同樣也賦予了巨大的挑戰(zhàn)。此外，它們迫使系統架構師更加深入的探究內核究竟在怎樣的環(huán)境和應用下能夠實現最好的工作，以及是否具備更高的性價比和不可替代性。這就需要在設計前期產生更多的工作，因為很多內核都可以調整大小，甚至用可滿足不同吞吐量的不同內核來替代。通過后期的驗證，這些方法可能會帶來意想不到的結果。

NetSpeed Systems 首席執(zhí)行官、聯合創(chuàng)始人 Sundari Mitra 表示，“我們看到了不同的傳輸模式。次優(yōu)的方法就是調整所有內核來滿足各項需求，或者滿足所有峰值需求。你需要做延遲和帶寬分析來使之更加異構化，從而添加更多的‘what if’分析。”

這大致相當于用一個聚合的貝爾曲線來取代單一的貝爾曲線，從而得到一個更詳細和準確的設備運轉分析圖。它代表了不同內核和計算單元的綜合物理屬性，通過軟件的運行來計算如何將這些內核、內存以及所有的單元組合在一起。

“多核系統的問題不在于可根據需求來調整的硬件?！盇ldec 公司軟件部門經理 Zibi Zalewski 表示，“問題主要在軟件這一側——即如何在應用中使多維處理更高效，這也是工程師們開始采用 FPGA 加速算法來取代多核處理器的原因之一。FPGA 解決了軟件開發(fā)者在編譯器和 C 語言中的加速問題。英特爾和 Altera 的合并也證明了這一趨勢，即傳統處理器和 FPGA 的結合可以帶來無限加速的解決方案。”

FPGA 廠商都在擁抱 2.5D 封裝，但并不是為了性能考慮。賽靈思和 Altera 采用了四核互聯的方式來提高產品獲益，因為更小的芯片要比一個單芯片擁有更大收益。這樣的方式直接消除了一核拆分成四核所帶來的性能損耗。

在 ASIC 的世界，先進封裝技術的焦點已經放到了更高的時鐘速率上，因為動態(tài)功耗、漏電流以及熱效應在一個封裝內更容易被隔離。扇出和 2.5D 封裝相比平面結構提供了更高的傳輸速率，并且對電阻和電容的性能也產生了直接影響。

“你采用的內核越多，需要的存儲器訪問入口就越多?！?ASIC 市場總監(jiān) Bill Isaacson 表示，“這就給 ASIC 以及 ASIC 的路由選擇能力帶來了很大的壓力，特別是當你需要分區(qū)設計的時候?！?/p>

與非網編譯，禁止轉載！

更多有關多核的資訊，歡迎訪問 與非網多核技術專區(qū)