芯耀
291
過(guò)去40年，芯片技術(shù)歷經(jīng)巨變。20世紀(jì)80至90年代，超大規(guī)模集成電路（VLSI）和極大規(guī)模集成電路（ULSI）技術(shù)為芯片設(shè)計(jì)奠定了基礎(chǔ)，推動(dòng)晶體管數(shù)量每?jī)赡攴叮瑢?shí)現(xiàn)了算力與能效的指數(shù)級(jí)增長(zhǎng)。這一趨勢(shì)促進(jìn)了芯片組的小型化，尤其是移動(dòng)芯片的興起，使得半導(dǎo)體產(chǎn)業(yè)將目光聚焦于移動(dòng)芯片組。隨后在2000年代中期，智能手機(jī)的誕生，進(jìn)一步推動(dòng)了如今市場(chǎng)上更強(qiáng)大、更復(fù)雜的移動(dòng)芯片——系統(tǒng)級(jí)芯片(SoC)的發(fā)展。
然而，隨著對(duì)計(jì)算功能與組件需求的增加以及摩爾定律逼近極限，現(xiàn)代SoC設(shè)計(jì)重新聚焦性能提升與高能效計(jì)算的協(xié)同實(shí)現(xiàn)。AI時(shí)代，AI計(jì)算工作負(fù)載的規(guī)模與復(fù)雜性都持續(xù)攀升，帶來(lái)了能源消耗激增與成本不斷攀升的壓力。為此，行業(yè)正推動(dòng)AI領(lǐng)域的高能效計(jì)算，覆蓋從大型數(shù)據(jù)中心到邊緣設(shè)備的所有技術(shù)觸點(diǎn)。在必要和相關(guān)的應(yīng)用場(chǎng)景中，邊緣端處理AI工作負(fù)載可優(yōu)化網(wǎng)絡(luò)帶寬、強(qiáng)化數(shù)據(jù)隱私、提升用戶體驗(yàn)，但也要求在空間和功耗受限的小型設(shè)備上實(shí)現(xiàn)更高效AI處理能力。
最近，Arm推出了一份報(bào)告——《芯片新思維：人工智能時(shí)代的新根基》，該報(bào)告聚焦四大關(guān)鍵趨勢(shì)：一是打造專用架構(gòu)以應(yīng)對(duì)特定工作負(fù)載，尤其是AI領(lǐng)域；二是計(jì)算密集度提升，能效至關(guān)重要；三是安全技術(shù)演進(jìn)，應(yīng)對(duì)AI驅(qū)動(dòng)型威脅；四是軟件生態(tài)系統(tǒng)在釋放芯片潛能中扮演關(guān)鍵角色。
Arm 解決方案工程部執(zhí)行副總裁Kevork Kechichian表示，隨著摩爾定律驅(qū)動(dòng)的傳統(tǒng)半導(dǎo)體縮放技術(shù)逼近物理與經(jīng)濟(jì)極限，產(chǎn)業(yè)正加速向定制芯片、計(jì)算子系統(tǒng)（CSS）及芯粒（chiplet）等創(chuàng)新方案轉(zhuǎn)型，以突破性能與能效瓶頸。
AI計(jì)算的能效與可持續(xù)性
挑戰(zhàn)首先來(lái)自于能效與可持續(xù)性。AI工作負(fù)載從訓(xùn)練龐大模型到執(zhí)行復(fù)雜推理任務(wù)，對(duì)能效、可擴(kuò)展性和成本效益帶來(lái)重大挑戰(zhàn)。
AI計(jì)算需求極大，需大量電力支持，且未來(lái)將持續(xù)增長(zhǎng)。從芯片設(shè)計(jì)的角度來(lái)看，能耗主要源于計(jì)算和數(shù)據(jù)傳輸，還需處理熱量冷卻。高盛預(yù)計(jì)，AI將推動(dòng)數(shù)據(jù)中心電力需求增長(zhǎng)達(dá)160%。為降低能源成本，芯片設(shè)計(jì)正集成優(yōu)化內(nèi)存層次結(jié)構(gòu)與協(xié)同通信機(jī)制，減少數(shù)據(jù)傳輸，并利用芯片堆疊、高帶寬內(nèi)存及先進(jìn)互連技術(shù)降低能耗。同時(shí)，AI框架和算法也針對(duì)每瓦性能和單位成本性能進(jìn)行微調(diào)，實(shí)現(xiàn)算力與經(jīng)濟(jì)可持續(xù)性平衡。
另一方面，針對(duì)特定市場(chǎng)需求打造的定制芯片正在成為行業(yè)趨勢(shì)。不僅谷歌、微軟，AWS等有自己的定制加速器，中小企業(yè)也在積極研發(fā)定制芯片。Arm Neoverse CSS經(jīng)過(guò)驗(yàn)證的核心計(jì)算功能以及靈活的內(nèi)存與I/O接口配置,加快了產(chǎn)品的上市進(jìn)程，在確保軟件一致性的同時(shí)，保留了系統(tǒng)級(jí)優(yōu)化的靈活性。
先進(jìn)的封裝技術(shù)和工藝是近期芯片演進(jìn)的另一個(gè)重要方向，同時(shí)也推動(dòng)了芯粒的發(fā)展。這些技術(shù)允許多個(gè)半導(dǎo)體晶粒的堆疊和互連，在提升性能和能效的同時(shí)，開創(chuàng)了現(xiàn)代芯片設(shè)計(jì)的可能性，如晶粒間接口以及新的 2.5D 和 3D 封裝解決方案。芯粒市場(chǎng)的蓬勃發(fā)展為定制芯片的崛起鋪平道路，從而降低成本，并可利用現(xiàn)有的組件作為芯片的構(gòu)建模塊，加速開發(fā)速度并助力企業(yè)實(shí)現(xiàn)差異化優(yōu)勢(shì)。
安全技術(shù)的挑戰(zhàn)與應(yīng)對(duì)
在AI技術(shù)領(lǐng)域，AI驅(qū)動(dòng)的網(wǎng)絡(luò)威脅日益嚴(yán)峻，能夠自我進(jìn)化、識(shí)別系統(tǒng)漏洞并發(fā)動(dòng)復(fù)雜攻擊。DarkTrace 2024年的一份報(bào)告指出，近74%的受訪者表示AI驅(qū)動(dòng)的網(wǎng)絡(luò)威脅對(duì)其組織有顯著沖擊，60%的受訪者擔(dān)心組織未做好充分準(zhǔn)備。
Kevork Kechichian表示，“盡管由AI驅(qū)動(dòng)的網(wǎng)絡(luò)攻擊正成為新興的威脅前沿，行業(yè)正在構(gòu)建多層級(jí)的軟硬件防護(hù)體系，從嵌入在芯片中的加密技術(shù)，到經(jīng)AI強(qiáng)化的安全監(jiān)測(cè)系統(tǒng)，現(xiàn)代SoC架構(gòu)正不斷加固防線，以抵御傳統(tǒng)攻擊與新一代威脅?！蹦壳?，現(xiàn)代SoC 已經(jīng)集成了復(fù)雜的安全機(jī)制，如硬件信任根（RoT）、可信執(zhí)行環(huán)境（TEE）、安全內(nèi)存管理單元（MMU）、安全飛地等。
此外，定制芯片的興起對(duì)安全性提出了更高要求。目前，PSA Certified認(rèn)證項(xiàng)目已成為安全芯片設(shè)計(jì)領(lǐng)域的黃金標(biāo)準(zhǔn)，而作為該認(rèn)證項(xiàng)目補(bǔ)充的物聯(lián)網(wǎng)平臺(tái)安全評(píng)估標(biāo)準(zhǔn)(SESIP)則為定制芯片提供了安全評(píng)估的結(jié)構(gòu)化方法。此外，監(jiān)管環(huán)境如針對(duì)車輛網(wǎng)絡(luò)安全的UNECE R155和針對(duì)汽車系統(tǒng)的ISO/SAE 21434標(biāo)準(zhǔn)，也為定制芯片設(shè)定了嚴(yán)格的行業(yè)特定要求。
芯片設(shè)計(jì)的變革
在AI技術(shù)的推動(dòng)下，芯片設(shè)計(jì)領(lǐng)域正經(jīng)歷著前所未有的劇變。這一變革源自AI工作負(fù)載激增和半導(dǎo)體縮放技術(shù)放緩的雙重作用。傳統(tǒng)芯片技術(shù)在28納米節(jié)點(diǎn)開始遇到瓶頸，在向7納米及更先進(jìn)工藝推進(jìn)的過(guò)程中，挑戰(zhàn)加劇。進(jìn)入2納米及以下的全環(huán)繞柵極時(shí)代，傳統(tǒng)縮放技術(shù)的優(yōu)勢(shì)變得愈發(fā)難以維持，且成本高昂。
尤為明顯的是SRAM縮放進(jìn)程的放緩：從5納米到2納米工藝節(jié)點(diǎn)，SRAM單元面積并未出現(xiàn)顯著縮減，盡管其在功耗和性能方面仍有所改進(jìn)。此外，如今所謂的“縮放”主要是通過(guò)一些被稱為“縮放助推器”的結(jié)構(gòu)性創(chuàng)新來(lái)實(shí)現(xiàn)，諸如連續(xù)有源區(qū)/氧化擴(kuò)散區(qū)、有源柵極上接觸、全環(huán)繞柵極晶體管及背面供電技術(shù)等，也成為提升晶體管密度的途徑。
隨著片上內(nèi)存縮放速度放緩，先進(jìn)AI工作負(fù)載等新型計(jì)算范式應(yīng)運(yùn)而生，其對(duì)內(nèi)存帶寬的需求大幅增長(zhǎng)。這一趨勢(shì)推動(dòng)了內(nèi)存架構(gòu)的創(chuàng)新，包括高帶寬存儲(chǔ)器(HBM)集成新方案的出現(xiàn)。由此催生的近存計(jì)算架構(gòu)能夠幫助減少數(shù)據(jù)在內(nèi)存與處理器之間傳輸所需的時(shí)間和功耗。內(nèi)存也因此成為計(jì)算架構(gòu)中不可或缺的組成部分。
AI 的發(fā)展促使芯片設(shè)計(jì)設(shè)計(jì)的不斷變革。AI工作負(fù)載需要針對(duì)大規(guī)模并行處理和內(nèi)存帶寬優(yōu)化的差異化架構(gòu)，推動(dòng)了包括新型專用加速器、內(nèi)存子系統(tǒng)創(chuàng)新、能效聚焦及封裝與集成方式的演進(jìn)等。
Kevork Kechichian表示，我們正在見證芯片設(shè)計(jì)與制造模式的根本性變革——隨著新工藝節(jié)點(diǎn)需要更緊密的合作，芯片設(shè)計(jì)與制造之間的傳統(tǒng)界限正在逐漸消失。新的時(shí)代需要具備創(chuàng)造力、系統(tǒng)級(jí)思維，以及對(duì)能效的不懈追求。
軟件生態(tài)的挑戰(zhàn)
在軟件生態(tài)系統(tǒng)需求及AI框架迅速發(fā)展的推動(dòng)下，AI的芯片生態(tài)系統(tǒng)正處于持續(xù)演進(jìn)的過(guò)程。
當(dāng)前，將AI模型移植到定制硬件面臨成本高、耗時(shí)長(zhǎng)的挑戰(zhàn)。而CPU憑借其廣泛的普及性和對(duì)大多數(shù)AI推理工作負(fù)載的良好適配性，廣受開發(fā)者青睞。CPU的一致性有效避免了定制硬件可能出現(xiàn)的碎片化和低效率問(wèn)題。此外，AI框架間的互操作性至關(guān)重要，CPU的普及性也有助于確保廣泛的兼容性。
由于AI開發(fā)缺乏標(biāo)準(zhǔn)化實(shí)踐，大量AI模型仍屬于私有模型，這不僅限制了開發(fā)者優(yōu)化性能的能力，也減緩了發(fā)展進(jìn)程。開放標(biāo)準(zhǔn)在打破這些壁壘的過(guò)程中發(fā)揮了關(guān)鍵作用，它使開發(fā)者能夠在不同平臺(tái)之間實(shí)現(xiàn)無(wú)縫遷移。
為培育一個(gè)蓬勃發(fā)展的開發(fā)者生態(tài)系統(tǒng)，企業(yè)必須優(yōu)先通過(guò)強(qiáng)大的后端支持來(lái)賦能硬件，并積極擁抱不斷演進(jìn)的AI框架。Arm 在報(bào)告中給出了四點(diǎn)建議：善用通用工具以簡(jiǎn)化開發(fā)流程，減少開發(fā)碎片化；提供預(yù)構(gòu)建的后端支持，通過(guò)為定制芯片提供“開箱即用”的兼容性，有助于加快其采用；積極參與開源框架的開發(fā)，有助于確保兼容性并避免技術(shù)發(fā)展停滯不前；最后，隨著AI框架的快速演進(jìn)，保持與最新技術(shù)同步對(duì)于維持競(jìng)爭(zhēng)力至關(guān)重要。
結(jié)語(yǔ)
計(jì)算的未來(lái)，尤其是 AI 的未來(lái)，依賴于不斷拓展芯片技術(shù)的可能性邊界，依賴于軟硬件之間的協(xié)同。Kevork Kechichian強(qiáng)調(diào)，擁抱開放標(biāo)準(zhǔn)、實(shí)現(xiàn)互操作性、提供強(qiáng)大工具支持，將加快創(chuàng)新步伐，釋放芯片技術(shù)與AI框架潛能。
他認(rèn)為，未來(lái)AI芯片解決方案的演進(jìn)將建立在一個(gè)統(tǒng)一、以開發(fā)者為中心的生態(tài)系統(tǒng)上，注重一致性、易獲取性和前瞻適應(yīng)性。而未來(lái)芯片設(shè)計(jì)的成功將越發(fā)依賴于五大關(guān)鍵點(diǎn)：橫跨IP提供商、晶圓代工廠與系統(tǒng)集成商的緊密合作，計(jì)算-內(nèi)存-電源傳輸?shù)南到y(tǒng)級(jí)優(yōu)化，接口的標(biāo)準(zhǔn)化，面向特定負(fù)載的專用架構(gòu)，以及能靈活應(yīng)對(duì)新興威脅的強(qiáng)大安全框架。
