英諾達發(fā)布DFT靜態(tài)驗證工具，提高IC設(shè)計質(zhì)量及可靠性

英諾達（成都）電子科技有限公司發(fā)布了自主研發(fā)的靜態(tài)驗證EDA工具EnAltius?昂屹? DFT Checker，該工具可以在設(shè)計的早期階段發(fā)現(xiàn)與DFT相關(guān)的問題或設(shè)計缺陷。

隨著芯片規(guī)模和復雜度的提升，芯片各種邏輯和電氣功能驗證的要求越來越高，多種RTL編碼風格、以及存在于電路設(shè)計中的結(jié)構(gòu)性和功能性問題更容易成為設(shè)計上的缺陷，導致設(shè)計不斷修改，甚至造成流片失敗的風險。此外，設(shè)計重用性和IP的高集成度對模塊設(shè)計在正確性和一致性方面提出了更嚴格的要求，以提高IP集成的可靠性和成功率。

上述芯片設(shè)計的挑戰(zhàn)可以通過傳統(tǒng)的基于仿真的動態(tài)驗證工具和技術(shù)得到一定程度的解決，然而，現(xiàn)代的SoC設(shè)計需要強大的靜態(tài)驗證技術(shù)作為補充，以縮短設(shè)計時間并提高首次流片的成功率。更為難得的是這種技術(shù)可在設(shè)計的早期階段發(fā)現(xiàn)設(shè)計缺陷，從而避免設(shè)計團隊大量無效時間和精力的投入。

英諾達是國內(nèi)第一家專注于開發(fā)以IC設(shè)計代碼分析和規(guī)則檢查為基礎(chǔ)的靜態(tài)驗證工具的EDA企業(yè)，可提供全面的用于分析、查錯和修復的EDA解決方案，可在設(shè)計的早期階段（RTL階段或邏輯綜合階段）對結(jié)構(gòu)性、功能性和電氣性等電路問題進行深入的分析。繼EnFortius?凝鋒?系列兩款低功耗靜態(tài)驗證工具發(fā)布之后，英諾達此次發(fā)布的昂屹?DFT Checker靜態(tài)檢查工具，可以對RTL或網(wǎng)表設(shè)計進行結(jié)構(gòu)性和功能性分析，在設(shè)計早期階段提高IC設(shè)計的質(zhì)量。

DFT（可測試性設(shè)計，Design-For-Test）是設(shè)計收斂的關(guān)鍵一環(huán)，通過在設(shè)計上增加邏輯，使芯片的測試更高效和更容易，此外，還可以提高良品率、降低成本。因此，確保芯片設(shè)計符合DFT設(shè)計規(guī)則，提高測試覆蓋率是所有設(shè)計團隊都要面對和解決的問題。當前，DFT測試覆蓋率通常要求達到99%以上，因為任何漏掉的測試向量都可能導致芯片在實際應用中出現(xiàn)故障。而在設(shè)計后期增加DFT邏輯會對性能、功耗和面積產(chǎn)生較大影響，會導致設(shè)計迭代甚至重新設(shè)計。所以，在設(shè)計的早期階段提高代碼的質(zhì)量至關(guān)重要。

昂屹?DFT Checker基于英諾達首款EDA工具凝鋒? LPC的底層架構(gòu)和先進算法，該款工具可提供早期RTL可測試性分析功能，同時也支持傳統(tǒng)的基于網(wǎng)表的流程。除了對可測試性問題的早期分析之外，該工具還可以縮短完成DFT設(shè)計的時間，并確保設(shè)計在可測試性部分達到交付標準。

該款工具涵蓋了全面的結(jié)構(gòu)、功能和電路規(guī)則檢查，可有效提高測試覆蓋率?；谙冗M的SoC設(shè)計規(guī)則和方法學，昂屹?DFT Checker可驗證芯片在不同模式下所有連線的正確性、完整性和集成性。此外，為了提高設(shè)計效率，該工具提供以目標為導向的報錯信息，幫助設(shè)計師快速過濾、定位和調(diào)試設(shè)計上的問題。對此，益昂半導體副總范學鋒表示：“DFT設(shè)計是IC設(shè)計不可缺少的一環(huán)，英諾達DFT Checker可以幫助設(shè)計師在設(shè)計的早期階段發(fā)現(xiàn)并更正對DFT不友好的設(shè)計，使得后期的DFT綜合與實現(xiàn)更快速收斂，從而提高設(shè)計效率?！?/p>

英諾達副總經(jīng)理熊文表示：“在IC設(shè)計早期應用靜態(tài)驗證工具可以幫助IC工程師進行高效的設(shè)計驗證及關(guān)鍵性的優(yōu)化，英諾達已發(fā)布了兩款低功耗領(lǐng)域的靜態(tài)驗證工具，在超大規(guī)模電路設(shè)計上可以快速完成低功耗設(shè)計的檢查及功耗的分析與驗證。除低功耗設(shè)計領(lǐng)域之外，靜態(tài)驗證可應用的領(lǐng)域還有很多，昂屹?DFT Checker就是我們的又一突破創(chuàng)新產(chǎn)品。英諾達將把握這一優(yōu)勢，不斷開拓，繼續(xù)為國產(chǎn)EDA靜態(tài)驗證工具補齊短板，為IC工程師的設(shè)計效率和芯片良率保駕護航?！?/p>