芯耀
1
全球半導體產能及產能利用率是重要的技術經濟指標。在今年6月舉行的DAC（自動化設計）大會上，Mentor Graphics在一個專題討論會中提出一個假設：我們現在已經進入到一個對半導體產能需求很高的階段，不但對先進工藝的產能有很大需求，由于物聯(lián)網設計中對于低功耗與低成本的要求，舊工藝的產能需求也在增長。因此這些需求加在一起，是否會促使晶圓廠提高產能呢？
如果晶圓產能不足，依賴半導體元器件的電子設備制造商就不得不降低營收預期。從晶圓廠的方面來考慮，它們對待提高產能的態(tài)度比較謹慎，因為擴產或者提高產能利用率將會影響到晶圓廠的毛利率和凈利率。眾所周知，晶圓廠的產線設備昂貴，建設一條產線的周期也很長。
觀察產能利用率的數據很有意義，遺憾的是SIA（半導體工業(yè)協(xié)會）在2012年十月以后停止了公布晶圓廠產能利用率數據。不過根據現有的歷史數據已經能夠說明一些問題。
在2008年大衰退之前，晶圓廠的產能利用率一般在85%~90%左右，偶爾能達到90%以上。在2008~2009年的經濟衰退時，產能利用率最低掉到了56%。度過大衰退以后產能恢復得很快，從2010年到最后一份報告，產能利用率都在90%以上。
當現有產能達到極限時會發(fā)生什么情況？顯然這會導致晶圓廠根據客戶的重要程度來調配產能，圍繞產能爭奪會發(fā)生很多不愉快的事情。當然有些工藝節(jié)點的產能需求會特別緊張，另外工藝是否可移植也會影響到客戶在產能得不到滿足的時候是否會轉向第二供應商。
很明顯現在需要晶圓代工廠甚至他們的客戶作出努力以避免這些產能問題。同樣，晶圓代工廠只有和客戶緊密合作才能避免產能過剩的問題。做到這兩點的關鍵在于晶圓代工廠的客戶提出的產能需求預估足夠準確。
在2015年DAC大會上，Mentor Graphics主辦了一個專題討論會，討論會的嘉賓有eSilicon負責設計技術和研發(fā)的副總裁Prasad Subramaniam、三星晶圓代工市場高級總監(jiān)Kelvin Low、聯(lián)電美國負責商務發(fā)展的副總裁Walter Ng。討論會由Mentor Graphics負責Calibre設計方案的高級總監(jiān)Michael Buehler Garcia主持。
Walter Ng指出產能調配實際上使得晶圓代工廠喪失了不少機會，用他的話來說就是“產能調配對于代工廠來說不是什么好事?！?他強調客戶給晶圓代工廠精確的產能需求預估是非常重要的。事實上經常出現幾個客戶爭搶一條產線產能的狀況，最終這條產線只能滿足一個客戶的需求，這將導致其他客戶的訂單并沒有產線來生產。這意味著當發(fā)生產能調配時，只有大客戶才有機會得到寶貴的產能。
三星的Kelvin認為硅（晶圓）不是產能緊張的唯一原因，可制造設計（DFM）影響良率并最終決定有多少芯片可以上市。更高的良率意味著生產同樣多的芯片將需要更少的晶圓。另外一個限制產能的因素是測試時間，提高測試設備的效率同樣能夠擴大產能。
所有的嘉賓都認為，客戶對于晶圓代工廠的產能影響相當大。
談到物聯(lián)網對于產能的影響，Kelvin表示這需要有具體的物聯(lián)網芯片產能需求預估數據才能夠判斷。不過現在很多物聯(lián)網芯片采用的是舊工藝節(jié)點，這對晶圓代工廠來說是喜憂參半：舊工藝有產能需求很不錯，但是如果最后的需求超過現有產能，代工廠怎么滿足這些產能需求呢？現在沒有人能夠再建8寸晶圓廠了，Walter Ng就被問到采用舊工藝節(jié)點建12寸廠是否有意義。
采用舊工藝進行新應用所導致的另外一個問題是：如何升級舊工藝以滿足新應用中的一些關鍵需求，例如低功耗。舊工藝的改造不僅限于工藝流程，現在的IP也要根據新的需求進行優(yōu)化。
Kelvin表示三星計劃投資150億美元來建造新的晶圓廠，聯(lián)電的Walter也表示聯(lián)電將加大投資以擴充28nm的產能，看起來晶圓廠對于產能擴張還是很激進的。
更多內容，請訪問與非網半導體專區(qū)
與非網編譯，未經許可，請勿轉載！
