數(shù)字IC中后端設(shè)計(jì)中的“三化”升維

做數(shù)字IC中后端設(shè)計(jì)一定年限后，如何拓展技能的廣度和深度呢，將自己的思考總結(jié)為“三化”，就是“流程自動(dòng)化”，“局部整體化”，“數(shù)字模擬化”。

流程自動(dòng)化

“流程自動(dòng)化”可以分為三個(gè)方向，分別是從工程師，設(shè)計(jì)平臺(tái)和EDA廠商的角度出發(fā)。

從工程師的角度來說“流程自動(dòng)化”就是把大量的共性和非共性工作總結(jié)為各種腳本flow，非必要不手動(dòng)。

從設(shè)計(jì)平臺(tái)角度來說“流程自動(dòng)化”就是將設(shè)計(jì)flow打包成Devops自動(dòng)化平臺(tái)，最大限度地規(guī)避工程師引入地主觀偏差；有一些芯片公司就有這樣的平臺(tái)。

從EDA廠商地角度來說“流程自動(dòng)化”就是將工程實(shí)踐中的痛點(diǎn)問題提供便捷的解決方案并集成到EDA上面來；以Calibre DesignEnhancer VIA &PGE技術(shù)為例，該技術(shù)可以在保證不出現(xiàn)新的DRC違例的情況下，?掃描整個(gè)設(shè)計(jì)中通孔和電源網(wǎng)絡(luò)缺失或不足的區(qū)域，自動(dòng)添加通孔via和電源條帶stripe來增強(qiáng)電源網(wǎng)絡(luò)，進(jìn)一步改善電源網(wǎng)絡(luò)的電壓降和電遷移情況。

局部整體化

數(shù)字IC中后端設(shè)計(jì)涵蓋工藝庫(kù)特征化（K庫(kù)）、時(shí)序約束、邏輯綜合、DFT、布局布線、時(shí)鐘樹綜合、低功耗實(shí)現(xiàn)、靜態(tài)時(shí)序分析、功耗分析、物理驗(yàn)證和ESD分析等諸多環(huán)節(jié)；一般大公司會(huì)把整個(gè)中后段流程劃分為多個(gè)職能部門，這么做的目的一是規(guī)避流程風(fēng)險(xiǎn)，二是協(xié)作效率更高，三是減少對(duì)工程師的主觀依賴。

從個(gè)人的角度來說，隨著IT平臺(tái)算力越來越大，EDA越來越智能，設(shè)計(jì)迭代越來越快，此時(shí)縱觀全局的能力變得重要了。

數(shù)字模擬化

數(shù)字IC中后端設(shè)計(jì)的起點(diǎn)是工藝庫(kù)，工藝庫(kù)就是模擬設(shè)計(jì)并經(jīng)歷了SPICE仿真驗(yàn)證和產(chǎn)線校正，所以數(shù)字設(shè)計(jì)的起點(diǎn)就是模擬設(shè)計(jì)。數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)最大的區(qū)別就是靜態(tài)時(shí)序的應(yīng)用，并使用CCS等模型模擬SPICE仿真曲線，大大提高了設(shè)計(jì)驗(yàn)證效率。所以要提高數(shù)字IC中后端的理論深度，學(xué)一些模擬設(shè)計(jì)的知識(shí)很有必要。