“時(shí)間+成本”雙贏，AI如何改寫半導(dǎo)體生產(chǎn)測(cè)試？

“時(shí)間就是金錢”這句話在半導(dǎo)體器件的生產(chǎn)測(cè)試中尤為貼切。

因?yàn)橹挥?a class="article-link" target="_blank" href="/tag/%E6%99%B6%E5%9C%86/">晶圓或芯片測(cè)試完畢后，其他部件才能開始測(cè)試。測(cè)試速度越慢，就越需要更多的自動(dòng)化測(cè)試設(shè)備（ATE）來滿足生產(chǎn)測(cè)試吞吐量要求。最近幾代的先進(jìn)工藝節(jié)點(diǎn)器件有更多的測(cè)試引腳數(shù)、更快的測(cè)試通道和更大測(cè)試向量存儲(chǔ)容量導(dǎo)致ATE硬件的價(jià)格大幅上漲。

此外，由于芯片功能的不斷增加，需要測(cè)試的邏輯增加，因此需要更多的測(cè)試向量和測(cè)試儀內(nèi)存，成本也隨之增加。更多的測(cè)試向量還需要更長(zhǎng)的測(cè)試運(yùn)行時(shí)間，為了保持吞吐量，就需要增加測(cè)試儀數(shù)量。

所以說，如果測(cè)試速度不夠快，芯片生廠商的成本會(huì)越來越高。

自動(dòng)測(cè)試向量生成（ATPG）廣泛用于生成在生產(chǎn)測(cè)試儀上運(yùn)行的程序?，F(xiàn)代芯片的復(fù)雜性也給測(cè)試過程帶來了壓力，通常需要較長(zhǎng)的運(yùn)行時(shí)間，這可能會(huì)導(dǎo)致生產(chǎn)測(cè)試推遲。

特別是對(duì)于需要測(cè)試數(shù)百萬芯片的大批量產(chǎn)品而言，每節(jié)省一秒鐘的測(cè)試時(shí)間都會(huì)帶來巨大的收益。然而，在減少測(cè)試向量的同時(shí)，必須保證盡可能高的測(cè)試覆蓋率或向客戶交付的產(chǎn)品質(zhì)量。因此，有效的高效ATPG解決方案對(duì)生成的測(cè)試程序乃至生成過程都有很高的要求。

傳統(tǒng)的向量生成流程是一個(gè)迭代的手動(dòng)循環(huán)，開發(fā)者首先要設(shè)置典型的ATPG工具參數(shù)，如提供故障模型、定義設(shè)計(jì)約束、指定所生成測(cè)試的ATPG指標(biāo)目標(biāo)等。然后，開發(fā)者對(duì)達(dá)到目標(biāo)結(jié)果質(zhì)量（QoR）所需的工具設(shè)置做出盡可能準(zhǔn)確的估計(jì)，并運(yùn)行測(cè)試向量生成。

第一次嘗試很可能無法達(dá)到ATPG目標(biāo)，通常需要大量的專業(yè)知識(shí)和多次嘗試，而且開發(fā)者需要對(duì)工具設(shè)置進(jìn)行反復(fù)微調(diào)，才能收斂到可接受的結(jié)果。之所以會(huì)出現(xiàn)這種情況主要是由于多個(gè)ATPG工具參數(shù)之間的相互依賴關(guān)系及其對(duì)ATPG QoR的影響，使得手動(dòng)管理變得非常復(fù)雜。即便是測(cè)試專家，也需要更長(zhǎng)的時(shí)間才能獲得理想結(jié)果。

即使使用這樣的流程達(dá)到了預(yù)期的結(jié)果，也無法保證設(shè)計(jì)之間的可重復(fù)性，因此周轉(zhuǎn)時(shí)間和測(cè)試向量簽核時(shí)間表擁有一定的不可預(yù)測(cè)性。這可能意味著，當(dāng)芯片從晶圓廠運(yùn)回進(jìn)行測(cè)試時(shí)，測(cè)試向量可能還沒有準(zhǔn)備就緒，從而使ATPG在關(guān)鍵路徑上和設(shè)計(jì)進(jìn)度上面臨風(fēng)險(xiǎn)。

引入人工智能（AI）是滿足現(xiàn)代測(cè)試向量生成流程要求的一種創(chuàng)新方法?；谌斯ぶ悄艿腁TPG解決方案可以通過并行運(yùn)行的方式，不斷學(xué)習(xí)設(shè)計(jì)特性、ATPG引擎行為、用戶約束/目標(biāo)以及可用的設(shè)置。在優(yōu)化設(shè)置時(shí)，通過對(duì)結(jié)果進(jìn)行相關(guān)性分析，了解哪些有效、哪些無效，這正是人工智能擅長(zhǎng)的工作。在這個(gè)工具內(nèi)部，無需任何手動(dòng)迭代或設(shè)置操作，即可收斂至測(cè)試覆蓋率目標(biāo)，從而實(shí)現(xiàn)一次就正確的結(jié)果。

以下是我們建議的流程：使用標(biāo)準(zhǔn)ATPG進(jìn)行初始運(yùn)行，以獲得干凈的設(shè)計(jì)DRC，然后使用分布式ATPG運(yùn)行，通過網(wǎng)表下降和/或ATPG更改來分析、優(yōu)化和驗(yàn)證目標(biāo)測(cè)試覆蓋率，運(yùn)行時(shí)間非常短。在達(dá)到所需的測(cè)試覆蓋率后，可以利用人工智能盡量減少芯片進(jìn)入生產(chǎn)測(cè)試前所需的測(cè)試向量。這一流程可以在保證設(shè)計(jì)進(jìn)度的同時(shí)，得到低成本高質(zhì)量的測(cè)試向量，并實(shí)現(xiàn)快速周轉(zhuǎn)。

新思科技TSO.ai（測(cè)試空間優(yōu)化）是一種人工智能驅(qū)動(dòng)型ATPG解決方案，可學(xué)習(xí)和調(diào)整設(shè)置，持續(xù)生成盡可能少的測(cè)試向量，同時(shí)消除不必要的迭代，加快任何設(shè)計(jì)的結(jié)果生成時(shí)間。在一些情況下，當(dāng)測(cè)試儀內(nèi)存有限時(shí)，它還能在固定測(cè)試向量數(shù)量下實(shí)現(xiàn)更高的測(cè)試覆蓋率。該技術(shù)可用于最大限度地減少最終流片網(wǎng)表或已投入生產(chǎn)的設(shè)計(jì)所需的測(cè)試向量，以快速節(jié)省測(cè)試成本，同時(shí)也可在整個(gè)設(shè)計(jì)過程中通過網(wǎng)表下降進(jìn)行學(xué)習(xí)，以縮短最終向量減少過程的周轉(zhuǎn)時(shí)間。

事實(shí)表明，這種方法可在所有應(yīng)用領(lǐng)域?qū)崿F(xiàn)一致的測(cè)試成本降低，通常情況下向量數(shù)量會(huì)減少20%至25%，在某些情況下甚至超過50%。這加快了生產(chǎn)測(cè)試的速度，節(jié)省了時(shí)間和成本，同時(shí)減少了特定產(chǎn)量所需的測(cè)試儀數(shù)量。