加速可測試性設(shè)計(jì)圖形仿真

傳統(tǒng)的芯片設(shè)計(jì)日程需要進(jìn)行綜合門級(jí)仿真以開發(fā) ATPG、BIST 或功能圖形，Veloce DFT App 令其實(shí)現(xiàn)了真正的“左移”改進(jìn)。它能在合理時(shí)間內(nèi)運(yùn)行完整的 DFT 驗(yàn)證圖形，從而縮短圖形開發(fā)周期。Veloce DFT App 可無縫地融入 Veloce 生態(tài)系統(tǒng)，在 DFT 架構(gòu)驗(yàn)證環(huán)境中支持其他許多強(qiáng)大的應(yīng)用和功能。硬件加速仿真的高性能增加了更多“仿真周期”，從而確保 DFT 排程不會(huì)超出項(xiàng)目管理所分配的時(shí)間范圍。而這就意味著，可以加快產(chǎn)品上市速度和提高合格率，進(jìn)而增加利潤。